FPGA異步練習之測試文件（2）
FPGA的邏輯是通過向內部靜態存儲單元加載編程數據來實現的，存儲在存儲器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與I/O間的聯接方式，并最終決定了FPGA所能實現的功能，FPGA允許無限次的編程。
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
FPGA
+關注
關注
1629文章
21748瀏覽量
603856 -
測試
+關注
關注
8文章
5315瀏覽量
126712 -
存儲器
+關注
關注
38文章
7494瀏覽量
163911
發布評論請先 登錄
相關推薦
Xilinx FPGA入門連載58：FPGA 片內異步FIFO實例之chipscope在線調試
`Xilinx FPGA入門連載58：FPGA 片內異步FIFO實例之chipscope在線調試特權同學，版權所有配套例程和更多資料下載鏈接：http://pan.baidu.com/
發表于 03-16 12:13
FPGA之異步練習2：設計思路
異步雙方不需要共同的時鐘，也就是接收方不知道發送方什么時候發送，所以在發送的信息中就要有提示接收方開始接收的信息，如開始位，同時在結束時有停止位。
FPGA之異步練習2：接口時序參數
異步時序電路是指電路中除以使用帶時鐘的觸發器外,還可以使用不帶時鐘的觸發器和延遲元件作為存儲元件;電路中沒有統一的時鐘;電路狀態的改變由外部輸入的變化直接引起。
FPGA之異步練習1：設計思路
基于FPGA的數字系統設計中大都推薦采用同步時序的設計，也就是單時鐘系統。但是實際的工程中，純粹單時鐘系統設計的情況很少，特別是設計模塊與外圍芯片的通信中，跨時鐘域的情況經常不可避免。
FPGA之異步練習：設計思路
在異步設計中，完全避免亞穩態是不可能的。因此，設計的基本思路應該是：首先盡可能減少出現亞穩態的可能性，其次是盡可能減少出現亞穩態并給系統帶來危害的可能性。
工商網監
評論