根據一般EE的經驗，尤其是高頻率的窄帶噪聲比寬帶噪聲能耗高，因此以下章節將集中于窄帶噪聲。

3.1.1震蕩器

當涉及到時鐘和窄帶噪聲，就會自然而然地想到振蕩器。 圖 3-2顯示了典型一般微控制器的石英震蕩器信號X1 和 X2 的措施。 雖然信號不是完全的正弦波形，但比較接近。 事實上，根據頻譜分析僅能表示少數一些諧波。此外，和微控制器的總功耗相比，振蕩器的功耗是相當較低的，因此一般微控制器的石英振蕩器引起的噪音輻射相當低。然而，信號形狀和其頻譜可能大大有別于其他類型的振蕩器，例如RC 振蕩器。

注:雖然石英晶體振蕩器不是輻射的大問題，但它可能容易受到噪音的影響，因此當進行微控制器的震蕩器模塊布線時必須特別注意。

圖 3-1: 石英震蕩器 X1和X2信號

3.1.2內核， PLL和時鐘樹

正弦時鐘不能使用在如微控制器等內部是數字邏輯的器件上，因此，在一般的 CMOS微控制器上，振蕩器時鐘被整形為矩形，并且通過時鐘樹分布在內部裝置中。由于時鐘具有多種用途，到時鐘樹的各分支具有傳播延遲，必須調整時鐘邊緣到各地裝置大約在同一時間。所有開關型核心元件拉電流幾乎是在同一時間內，由此內核的脈沖電流是一個主要的內核噪聲源。 一般微控制器通常使用兩種邊緣的時鐘，由此內核電流的窄帶頻譜在內核的運行頻率及其諧波頻率上呈現電流峰值，呈現的最高頻率一般是內核運行頻率的兩倍。由于一般微控制器通常包括一個或多個時鐘分頻器，因此低頻諧波也必須考慮。 最后，內部數據操作等在低電平時提供一些寬帶噪聲。 一方面，振蕩器之前的外擴也是一個小的噪聲源，另一方面，內核電流是和內核的運作頻率相關的。在下兩種情況下，提供的內核頻率是一樣的，利用一個較慢的振蕩器和鎖相環( 例如 4 MHz′4=16 MHz )或使用較快振蕩器(例如 16MHz)，這樣應當引起相似級別的輻射。

3.1.3外部存儲器接口

外部存儲器接口包括地址總線，數據總線和一些控制信號。地址總線由微控制器輸出，由于非線性存取順序提供的是非周期信號，因此，從 EME角度講，地址總線相當于寬帶噪聲，低地址位通常比較高的地址位具有更多的開關頻率，所以這些都是較為重要的信號。

如果外部存儲器是只讀或Flash存儲器，數據總線由存儲器驅動，即便內存是RAM，讀取周期也通常占主導地位。 因此，數據總線的電磁輻射主要是由決定于存儲器。

對于控制信號的電磁輻射，是存儲器接口上最應當注意的部分。最關鍵的信號是系統和/或內存的時鐘驅動器(SDRAM)，因為它可產生巨大的窄帶噪聲，在激活狀態下，即使引腳是開路的，它的躁聲也是較大的(參見到I/O端口串擾的說明)，因此無論任何地方，時鐘驅動器都應該被關掉。最后，由于這些開關信號(RAS， CAS， ASTB等)常常無規律的反復跳變，所以它們是潛在的躁聲源。

3.1.4I/O-ring上的通用端口

這些引腳的電磁輻射無法估計，由于這些引腳一般由用戶配置。 靜電或偶爾開關引腳應不會造成重大的輻射，而頻繁開關切換的引腳已被視為潛在噪音來源。重復的切換引腳由于其窄帶特性可能比非重復引腳包括較高的噪聲，例如系統時鐘或CSI時鐘，還有CSI數據輸出或CAN數據輸出。

3.1噪聲傳播到非開關引腳

開關引腳是很明顯的噪聲源，更糟糕的是，它會對不相連的引腳產生輻射影響。現在這里對其中一些作一下敘述。

3.1.1控制器供電系統

供應系統一般是由一個或多個電源引腳以及相對應的地引腳組成，一般一般微控制器提供幾種隔離供電系統，不同的電源以及相對應的地是彼此相互隔離的，每個供電系統必須至少有一個去藕電容，在較寬的頻率范圍提供所需低阻抗電源。

在微控制器內部，任何元件都直接或間接地連接到至少一個供電系統上，這樣，微控制器內部任何轉換都會引起電流流動。電流輻射是與電流流動的環路面積成正比的，因此，這些回路要設計盡可能小，在這里最佳示例是微控制器與去耦電容之間的電流回路。

任何電源都具有非0Ohm的源阻抗， 特別是在頻率較高的情況下，導線電感阻抗變得很大時，因此脈沖電流會將紋波疊加到直流電源上以至引起輻射，所以提供給微控制器低阻抗的電源，可減少這種輻射。

3.1.2內核到 I/O口的躁聲串擾

(1)共同阻抗耦合

任何兩個電路在它們的供電時共用同一阻抗，彼此之間將會產生串擾。下例圖左邊部分說明了核和I/O利用同一電源的情況下的核噪聲。 這個噪聲是由與壓降相關的核電流引起的，這里的壓降是通過粘合線和引腳自感引起的，在圖 3-3中，以電阻的形式表示。即使PCB的電源電壓系統是遠離各種紋波電壓，但片內電源也是有躁聲的。因為端口緩沖區和內核是同一種內部電源，噪聲通過激活的晶體管傳遞到每個輸出接腳，這不僅影響輸出管腳，還影響輸入引腳，輸入引腳被影響取決于芯片內部的寄生電容(例如保護電路)。 在對 EME敏感的情況下，可能需要對每一個引腳濾波，至少對于多引腳的微控制器，這是基于成本和空間的原因。

圖 3-2: 共用與隔離電源的串擾

如圖 3-3的右半部分，是內核隔離供電系統的例子，通過此辦法耦合到外部。 為了有效避共同阻抗耦合的弊端，應該從電源和地面兩方面的隔離來考慮，這樣，內核的I/O端口關聯輻射可大大改善。

(2)容性和感性耦合

根據一般EE 經驗，共同阻抗耦合是引起從內核到 I/O 端口的串擾的重要原因，不過，容性和感性耦合在芯片內部或者包裝上也會發生。由于具有相當高的源阻抗，電容耦合應該不會有太大問題。只要一個高頻電流在另一條導線邊流過，就會發生電感耦合， 在芯片內部，通過優化走線已經把這一效應降至最低，但是粘合線難以優化，因為它是一個高度連接結構，因此與內核 電源和地引腳附近的引腳，必須要考慮內核關聯躁聲。

3.1.3I/O端口間的串擾

如上所述，由于共同阻抗耦合的串擾效應一般也發生在I/O端口之間。顯然，不是每一個I/O端口可以被提供獨立的供電系統。雖然串擾的影響可以通過芯片設計措施減到最低，但不能避免。 比如，應用方面可以利用的對策是降低頻率或對影響最嚴重引腳進行濾波。 通常輸入的串擾比輸出的串擾低，重新配置輸入和輸出可以幫助解決這個問題，不必要的開關信號也應該避免， 例如，如果系統時鐘驅動器沒有被使用(引腳開路)但處于活動狀態，只要對其它 I/O端口的串擾稍高，就不符合EME的苛刻要求。

圖3-3:I/O端口間的串擾