微控制器(MCU)深入人們應用生活，幾乎大小設備都看得到MCU蹤影，在MCU導入DSP數(shù)字信號處理器、FPU浮點運算單元功能后，MCU更大幅擴展元件可適用范圍，這幾年來，在眾多MCU大廠紛紛針對旗下商品推出多樣整合方案，不管是產(chǎn)品策略還是市場區(qū)隔，也讓MCU市場更加豐富多元...

MCU(Microcontroller Unit)深入生活應用是不容易質(zhì)疑的趨勢，尤其是MCU在功能優(yōu)化或市場區(qū)隔目的下，進行DSP(Digital Signal Processor)數(shù)字信號處理器或FPU(Floating Point Unit)浮點運算單元功能整合，使得MCU的可應用場域大幅擴展。

MCU整合FPU可以在進階數(shù)值運算的精密度大幅提升、處理效能也能獲得改善。

針對IoT應用開發(fā)的MCU方案，整合DSP可優(yōu)化感測器數(shù)據(jù)擷取品質(zhì)與提升信號處理效能。

如果以FPU或DSP導入目的，一般在MCU中追加FPU、DSP整合架構，主要目的還是在考量成本下的設計方向，尤其在早期半導體元件，SOC(System on Chip)系統(tǒng)單芯片與MCU存在一段價格差距，如果僅需要SDP或FPU進行運算加速，又不想選用高單價SOC，這時整合DSP或FPU硬件加速單元的MCU產(chǎn)品、不僅可以更好的提供運行效能，同時又能在成本控制上表現(xiàn)更加優(yōu)異。

MCU整合芯片封裝成本驟降 增加MCU功能擴充應用空間

以早期的SOC產(chǎn)品來看，搭載DSP與FPU硬件加速器是SOC產(chǎn)品的重要特性，其中DSP與FPU的應用方向主要以音訊、影像等處理加速運算為主，而在制程技術持續(xù)優(yōu)化，SOC的成本逐步與MCU拉近，MCU在32位元甚至64位元架構下，也開始有結合DSP或是FPU硬件加速單元的解決方案。

先看看MCU加上硬件加速單元的優(yōu)點，在MCU追加FPU導入，最直接的效益是早期利用MCU處理類似FPU運算內(nèi)容，會因為MCU本身的運算架構限制，讓運算結果得出時間會相對拉長，而在導入硬件加速器處理浮點運算時，因為硬件呼叫或是資料傳遞就能透過硬件算出數(shù)據(jù)，MCU本身耗在浮點運算的記憶體資源可以因硬件加速整合減少至少10%。

當然，從目的性來看，不管MCU有無整合FPU硬件加速單元，浮點運算需求使用MCU現(xiàn)有的運算能力也能得出結果，只是前提是計算過程會耗用較多運算時間與硬件資源，對于可等待、無需提供即時反應的系統(tǒng)自然可以不考慮整合FPU的MCU方案，但若是對系統(tǒng)效能、回饋反應速度要求高的整合需求，MCU結合FPU的效益提升不僅僅是運算資源耗用優(yōu)化、節(jié)能優(yōu)勢等效果，反而是加快系統(tǒng)回應與效能提升的效用，才是MCU結合FPU硬件加速最直接、重要的功能改進，也讓MCU可以因應更高復雜度的整合工作。

高階數(shù)值運算 運用硬件加速滿足設計需求

在早期MCU元件仍以8位元架構為主流的應用方向，MCU在資料處理與運算處理上，本來就有因架構的問題而有其處理限制，例如，MCU進行小數(shù)點、分數(shù)處理運算時，因為4位元或是8位元位數(shù)有限，就必須采用有限數(shù)值進行處理，透過數(shù)值結果的限制換取處理復雜度簡化與效能要求目的，而這種因為數(shù)值處理產(chǎn)生的誤差即“截斷誤差”，截斷誤差也會因為使用MCU進行數(shù)據(jù)運算的限制，而令誤差數(shù)值產(chǎn)生擴大現(xiàn)象。

而在MCU整合FPU硬件加速，在運算同類型的數(shù)據(jù)處理時，例如在IoT物聯(lián)網(wǎng)或是終端感測器應用中，常有將外部類比感測數(shù)據(jù)轉(zhuǎn)換成數(shù)字資料的資料擷取、處理需求，這時透過MCU整合的FPU/DSP硬件加速單元，不僅可將感測數(shù)據(jù)更快速處理完成、加快系統(tǒng)回應，同時，也能導入進階運算減少數(shù)據(jù)演算的誤差。

在實際應用中，F(xiàn)PU硬件加速器本身并無法完全解決誤差擴大問題，所以會有FPU、DSP等不同硬件加速整合架構下的應用目的考量，舉例來說，透過DSP硬件加速器，可針對特殊數(shù)據(jù)類型更高速、可靠的運算處理輸出，像是DSP可利用指令來進行多種運算，處理如快速快速傅立葉轉(zhuǎn)換(fast Fourier transform；FFT)或有限脈沖回應(Finite impulse response；FIR)進階運算中重要且耗資源的運算需求，甚至透過單周期的指令便能處理單一指令多重資料(Single Instruction Multiple Data；SIMD)運算需求，MCU在進行進階數(shù)值處理方面還可獲得進階增強效益。

FPU/DSP不同硬件加速單元具互補作用

雖說整合FPU或DSP基本在架構與應用方向就不同，但實際上兩者分別是針對數(shù)據(jù)運算、訊號處理對應至各式演算法應用，兩者功能可以說是各有互補效用，比較難被獨立拆分。以ARM Cortex-M4來看，若僅提供DSP硬件加速處理器反而沒設置FPU浮點運算加速器反而會造成應用限制，因為在Cortex-M4應用場合如果僅有數(shù)字信號處理加速硬件支援，少了浮點運算支援，對開發(fā)需求端若碰到需要數(shù)值進階運算加速，就會造成設計上的彈性限制，或是導致還需透過外部功能芯片支援，或利用原有的運算資源因應數(shù)值進階計算需求，反而會因為數(shù)值處理效能限制了Cortex-M4的應用可能性。

同樣的狀況也發(fā)生在僅有FPU而沒有設置DSP的微控制器應用方案上，對DSP或是FPU應用功能是相輔相成，獨立整合對于微控制器的配置并未能產(chǎn)生綜效，反而會成為發(fā)展路徑的限制。

再者，從新一代IoT產(chǎn)品發(fā)展方向，透過感測器融合(Sensor Fusion)應用方向為例，若是Sensor Fusion概念為將多感測器整合在單一系統(tǒng)中協(xié)同運行，系統(tǒng)需要高階數(shù)值與訊號處理能力，才可以將關鍵數(shù)值訊號自復雜數(shù)據(jù)中提取出來。

至于感測器融合可以再搭配即時的調(diào)整、控制與校正處理，由DSP加上FPU協(xié)同處理達到高精密度、高效率進行擷取數(shù)據(jù)的精密分析，尤其是現(xiàn)有的Sensor Fusion已做到陀螺儀、加速度器、溫度、壓力甚至觸控感測都做在同一個模組中，必須透過DSP與FPU預先篩出相對精密且兼顧處理效率的訊號擷取與預處理的感測數(shù)據(jù)，提供相對高效的系統(tǒng)更具效率的感測數(shù)值處理機制。

DSP數(shù)字濾波應用 可提升感測訊號擷取品質(zhì)

此外，在MCU整合FPU的另一個優(yōu)勢在于可在系統(tǒng)中善用其運算特性，例如，運用數(shù)字演算法進行擷取數(shù)值的數(shù)字濾波應用，針對處理訊號進一步以基于硬件加速的數(shù)字演算法進行波形或數(shù)據(jù)再處理，形成一提升數(shù)據(jù)噪訊比(SNR)的便捷作法，數(shù)字濾波器還可利用演算機制優(yōu)化提供不同程度大小的濾波效果，這在于微控制器用于感測熱門的心率、血液含氧量、運動數(shù)值等生理資訊，或是數(shù)字電表、智能電表等應用，解決末端數(shù)據(jù)因為雜訊或環(huán)境噪訊影響，倒置訊號失真的數(shù)據(jù)優(yōu)化回補效用，優(yōu)化終端取得的訊號波形信號品質(zhì)，更利于后續(xù)處理或數(shù)據(jù)使用。

為了優(yōu)化末端應用，微控制器整合硬件加速單元也蔚為一股風潮，不只是DSP或是FPU硬件加速單元，例如就有微控制器在架構上加入了VMU硬件加速單元，處理因應馬達應用重點的三角函數(shù)數(shù)值運算需求，或是對應無線電通訊需求整合的數(shù)據(jù)分析演算支援，與現(xiàn)有FPU浮點運算硬件加速功能區(qū)隔，采取協(xié)同分工的方式加速整體微控制器的應用效能。

有趣的是，針對不同的市場與運算需求定位，微控制器除在運算時脈進行差異區(qū)隔，以最實際的運算效能區(qū)分不同應用場合、市場切分外，整合不同應用所需的硬件加速單元也成為產(chǎn)品市場定位的重要分界，例如針對穿戴式運算應用市場的微控制器，在要求功耗、感測器融合、元器件成本方面就可僅整合FPU、DSP硬件加速定位市場區(qū)隔，在高階的微控制器應用上，甚至有解決方案直接整合硬件繪圖引擎，直接看準工業(yè)用人機介面終端的應用需求，另針對如車用電子、IoT物聯(lián)網(wǎng)等不同市場需求，也有五花八門的硬件加速單元配置組合，滿足不同整合需求的應用架構。

另一個微控制器整合DSP、FPU硬件加速單元的目的，其實加入硬件加速單元整合而不采行外部解決方案來組構硬件加速運算需求，其最大的優(yōu)點在于成本方面的極致優(yōu)化，因為電子電路板可以更節(jié)省載板空間，運用單一芯片就能改善運算的整體效率，而在軟件開發(fā)層面，可在整合架構下運用簡單呼叫與資料傳遞的再處理，便能滿足應用服務的數(shù)據(jù)計算產(chǎn)出效能要求，甚至于開發(fā)完成的成品還可運用一致性偵錯分析工具，直接針對系統(tǒng)進行全面分析與勘誤，在開發(fā)設計的效率與速度都能獲得改善。