XilinxSpartan-7器件采用小型封裝并提供業(yè)界最高的性能功耗比，可滿足最苛刻的要求。這些器件采用 28nm 技術(shù)構(gòu)建，是工業(yè)、消費(fèi)類應(yīng)用以及汽車應(yīng)用的理想選擇，其中包括任意連接、傳感器融合以及嵌入式視覺等應(yīng)用。

本白皮書（WP483）將詳細(xì)地向您介紹 Spartan-7 FPGA 的技術(shù)細(xì)節(jié)和架構(gòu)優(yōu)勢，從而讓需要滿足一些成本敏感型的市場的設(shè)計人員多一些選擇與可能。

最佳工藝的選擇

Spartan-7 FPGA 采用與成熟的 7 系列相同的 28HPL 工藝，以及眾多底層架構(gòu)元件，從而使其成為結(jié)構(gòu)緊湊的成本優(yōu)化型 FPGA 系列器件。該產(chǎn)品系列具備很高的邏輯和 I/O 性能，功耗也得到嚴(yán)格控制，可采用很小的封裝，而且價格低廉。

為成功而構(gòu)建的秘訣

邏輯結(jié)構(gòu)是所有 FPGA 架構(gòu)的核心。邏輯單元是器件容量與功能的統(tǒng)一測量標(biāo)準(zhǔn)，設(shè)計人員要想理解用器件能做什么事情，還需要深入了解一下其中的構(gòu)建模塊。

開展設(shè)計所需的工具

Vivado IDE 在提供簡單、按鈕式設(shè)計方法方面一直領(lǐng)跑整個行業(yè)，可提供眾多高級特性，以幫助設(shè)計人員快速構(gòu)建面向 FPGA 和 SoC 的設(shè)計。可利用很多設(shè)計重用功能將針對某款器件或某個系列而構(gòu)建的部分設(shè)計或 IP 打包，便于以后重復(fù)用于采用類似架構(gòu)的另一款器件或系列。例如，設(shè)計人員可創(chuàng)建用在 Spartan-7 FPGA 中的 IP 核。隨著系統(tǒng)要求的不斷提高，設(shè)計人員可在 Artix-7 FPGA 中重用這一 IP 核。

Vivado Design Suite 支持 VHDL 2008、Verilog 和 System Verilog，允許用戶選擇自己最喜歡的語言來輸入 RTL 設(shè)計。創(chuàng)建設(shè)計后，可利用多種調(diào)試和驗(yàn)證工具確保功能正確，包括一種免費(fèi)的混合語言仿真工具（無代碼行限制）。

免費(fèi)的 Vivado HL WebPACK Edition 支持所有量產(chǎn)級 Spartan-7 器件，為這些器件提供最快速、成本最低的工具。