英特爾(Intel)在今年的COMPUTEX終于正式宣布,其10納米的處理器「Ice Lake」開始量產,但是另一個10納米產品「Lakefiled」卻缺席了。
雖然同樣使用10納米制程,但「Lakefiled」是一個更高階的產品,同時也將是是英特爾首款使用3D封裝技術的異質整合處理器。
圖四: 英特爾Foveros的堆疊解析圖(source: intel)
根據英特爾發布的資料,「Lakefield」處理器,不僅在單一芯片中使用了一個10nm FinFET制程的「Sunny Cove」架構主核心,另外還配置了4個也以10nm FinFET制程生產的「Tremont」架構的小核心。此外,還內建LP-DDR4記憶體控制器、L2和L3快取記憶體,以及一個11代的GPU。
而能夠將這么多的處理核心和運算單元打包成一個單芯片,且整體體積僅有12 x 12mm,所仰賴的就是「Foveros」3D封裝技術。
圖五: 英特爾Foveros的區塊與架構原理(source: intel)
在年初的架構日上,英特爾也特別針對「Foveros」技術做說明。英特爾指出,不同于過去的3D芯片堆疊技術,Foveros能做到邏輯芯片對邏輯芯片的直接貼合。
英特爾表示,Foveros的問世,可以為裝置與系統帶來更高性能、高密度、低功耗的處理芯片技術。Foveros可以超越目前被動中介層(interposers)的芯片堆疊技術,同時首次把記憶體堆疊到如CPU、繪圖芯片和AI處理器等,這類高性能邏輯芯片之上。
此外,英特爾也強調,新技術將提供卓越的設計彈性,尤其當開發者想在新的裝置外型中,置入不同類型記憶體和I/O元素的混合IP區塊。它能將產品分拆成更小的「微芯片(chiplets)」結構,讓I/O、SRAM和電源傳遞電路可以在配建在底層的裸晶上,接著高性能的邏輯微芯片則可進一步堆疊在其上。
英特爾甚至強調,Foveros技術的問世是該公司在3D封裝上的一大進展,是繼EMIB(Embedded Multi-die Interconnect Bridge)2D封裝技術之后的一大突破。
TSV與μbumps技術是量產關鍵
而從英特爾所揭露的技術資料可看出,Foveros本身就是一種3D IC技術,透過硅穿孔(Through-Silicon Via, TSV)技術與微凸塊(micro-bumps)搭配,把不同的邏輯芯片堆疊起來。
其架構概念就是在一塊基礎的運算微芯片(compute chiplet)上,以TSV加上微凸塊的方式,堆疊其他的運算晶粒(die)和微芯片(chiplets),例如GPU和記憶體,甚至是RF元件等,最后再把整個結構打包封裝。
而英特爾目前所使用的制程已達到10納米,預計也可以順利推進至7納米,也此透過此3D封裝技術,將可在單一芯片中達成絕佳的運算效能,并持續推進摩爾定律。
英特爾更特別把此技術稱為「臉貼臉(Face-to-Face)」的封裝,強調它芯片對芯片封裝的特點。而要達成此技術,TSV與微凸塊(μbumps)的先進制程技術就是關鍵,尤其是凸塊接點的間距(pitch)僅有約36微米(micron),如何透過優異的打線流程來達成,就非??简炗⑻貭柕纳a技術了。
圖六: Foveros的TSV與微凸塊疊合示意(source: intel)
但是英特爾也指出,Foveros技術仍存在三個挑戰,分別為散熱、供電、以及良率。由于多芯片的堆疊,勢必會大幅加大熱源密度;而上下層邏輯芯片的供電性能也會受到挑戰;而如何克服上述的問題,并在合理的成本內進行量產供貨,則是最后的一道關卡。
依照英特爾先前發布的時程,「Lakefield」處理器應該會在今年稍晚推出,但由于英特爾沒有在COMPUTEX更新此一產品的進度,是否能順利推出仍有待觀察。
-
處理器
+關注
關注
68文章
19273瀏覽量
229721 -
英特爾
+關注
關注
61文章
9955瀏覽量
171710
原文標題:5G:就看這份PPT!
文章出處:【微信號:xinlun99,微信公眾號:芯論】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
相關推薦
評論