色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

如何利用平面的PCB疊層設計實現(xiàn)阻抗管理

PCB線路板打樣 ? 來源:LONG ? 2019-07-25 09:13 ? 次閱讀

我的第一塊PCB遠離高速數(shù)字設備。它只是單層PCB上的放大器電路,控制阻抗甚至不是事后的想法。一旦我開始研究需要高采樣率的電光系統(tǒng),控制阻抗始終是一個關鍵的設計問題。電路板上的受控阻抗是PCB布局問題,我在處理PCB一段時間后感覺不太舒服。

一旦開始處理高速或高頻信號,你就會'將發(fā)現(xiàn)跡線的阻抗和源和負載的不匹配會對信號完整性產(chǎn)生重大影響。在RF范圍內(nèi)及以后,控制信號遇到的阻抗將確保您的設備按設計運行。有一些簡單的設計策略可以幫助確保信號在運行期間不會失真。

阻抗控制與受控電介質(zhì)

阻抗控制和阻抗管理是兩個可松散互換的術語,指的是設置PCB中信號所見阻抗的不同方法。顯然,沒有任何制造工藝是完美的,任何從生產(chǎn)線上下來的PCB都會有一些跟蹤阻抗的變化。基本思想是將信號遇到的阻抗設置為特定值,理想情況下將任何阻抗不匹配限制為較小的值。

這可以通過兩種方式完成。首先,簡單地選擇用于形成跡線的幾何形狀,布置和材料將影響它們的阻抗。周圍的電介質(zhì)也會影響阻抗。這種情況對應于在具有無限厚度的電介質(zhì)上布線的單個跡線。大多數(shù)簡單的阻抗計算器都假設這種情況顯然,這種近似僅在少數(shù)特殊情況下有效。

您可能會想“等一下,為什么基板的介電常數(shù)會有所不同?”這有很多原因。首先,相鄰走線之間以及走線和接地平面之間的電介質(zhì)形成電容器,介電常數(shù)決定雜散電容

由于走線與基板之間的界面不是完美的反射器,電場實際上進入電介質(zhì)并保持與跡線中的場耦合。簡而言之,信號部分地在電介質(zhì)中傳播,并且不完全限制在跡線中。

這兩個事實都意味著多層PCB中的層疊會影響跡線中信號所見的阻抗。實際上,修改層疊層允許調(diào)整整體走線阻抗。調(diào)整層疊會改變信號所見的有效介電常數(shù),允許在許多應用中進行阻抗控制。

<小> PCB組件之間有走線

阻抗控制設計

大多數(shù)設計人員可能熟悉阻抗控制,其中走線布置,尺寸,同時考慮地平面布置。攜帶高速信號的走線應在實心接地層上布線,以便為電流提供可靠的返回路徑,從而最大限度地減小環(huán)路面積,從而最大限度地減少因EMI引起的任何感應電流。

路由高速信號由于串聯(lián)電感增加,信號降級以及與其他信號的干擾,分裂平面會導致信號傳播延遲。如果必須將高速阻抗控制的走線穿過接地層中的間隙,則可以使用縫合電容來提供電流返回路徑。這也最小化了環(huán)路以及當跡線穿過地平面中的間隙時產(chǎn)生的任何阻抗不連續(xù)性。

一些制造商提供阻抗計算器,可幫助您選擇給定跡線/接地平面布置所需的適當走線尺寸和所需的阻抗值。或者,如果您的走線尺寸受到限制,您可以使用這些計算器之一確定PCB中源,走線和負載之間的阻抗不匹配水平。

在制造多層板時,您的制造商可以通過改變PCB走線中兩個橫截面尺寸中的一個來幫助您獲得所需的阻抗值。它們通常構(gòu)建測試板(稱為“試樣”)并修改跡線尺寸和布置,以便在一定的容差水平(通常為+/- 10%)內(nèi)達到所需的阻抗值。使用差分對時,跡線間距是另一個可用于調(diào)整阻抗的參數(shù)

如果設計者指定必須修復跡線的高度,那么它們將改變寬度,并且反之亦然,以獲得恰當?shù)淖杩怪怠_@也使制造商有機會調(diào)整他們的過程并確保您在生產(chǎn)運行中獲得更高的產(chǎn)量。

主板上的高密度跡線

受控電介質(zhì)設計

與阻抗控制設計相比,層疊通常保持恒定,受控電介質(zhì)設計通過修改層疊層達到特定的跡線阻抗值。重新排列層堆疊布置,層厚度,甚至交換不同材料的電介質(zhì)都是設計人員可以采取的措施來管理多層PCB中的阻抗。

阻抗控制設計通常還使用受控介電板,但反過來不一定是真的。修改層疊布置,電介質(zhì)厚度,預浸料坯厚度和層壓板厚度都會改變電路板上信號所看到的阻抗。對于給定的跡線幾何圖形,修改這些電路板參數(shù)可以讓您微調(diào)電路板的阻抗。

確定電路板行為的最佳方法是使用3D電磁仿真軟件包。不幸的是,許多人沒有這個軟件,你將不得不求助于使用一些基本的阻抗計算器和你的直覺來了解修改電路板將如何影響阻抗。

特別是在工作時通過信號完整性問題或印刷電路板的布局問題,您選擇的軟件應該能夠跟上過孔,布局,電源平面或其他平面管理和PCB疊加。當您使用具有強大設計軟件的電路板時,使用跡線寬度管理PCB布局將成為過去。

如果您正在尋找一個PCB設計軟件平臺,可以讓您完全控制您的阻抗PCB,您需要嘗試AltiumDesigner?。 Altium Designer為您提供最新,最好的CAD工具,組件庫和仿真工具。

下載AltiumDesigner?的免費試用版,了解它是否適合您。立即與Altium專家交流以了解更多信息

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 集成電路
    +關注

    關注

    5389

    文章

    11573

    瀏覽量

    362260
  • pcb
    pcb
    +關注

    關注

    4322

    文章

    23124

    瀏覽量

    398514
  • 封裝
    +關注

    關注

    127

    文章

    7941

    瀏覽量

    143093
  • 可制造性設計

    關注

    10

    文章

    2065

    瀏覽量

    15625
  • 華秋DFM
    +關注

    關注

    20

    文章

    3494

    瀏覽量

    4587
收藏 人收藏

    評論

    相關推薦

    淺談PCB設計原則及阻抗設計

    由于最小線寬和最小線距是取決于PCB類型以及成本要求,受此限制,選擇的PCB結(jié)構(gòu)必須能實現(xiàn)板上的所有
    發(fā)表于 07-18 09:22 ?1435次閱讀
    淺談<b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>設計原則及<b class='flag-5'>阻抗</b>設計

    一文輕松搞定PCB阻抗設計

    為了減少在高速信號傳輸過程中的反射現(xiàn)象,必須在信號源、接收端以及傳輸線上保持阻抗的匹配。單端信號線的具體阻抗取決于它的線寬尺寸以及與參考平面之間的相對位置。特定阻抗要求的差分對間的線寬
    的頭像 發(fā)表于 07-12 09:10 ?2043次閱讀
    一文輕松搞定<b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>和<b class='flag-5'>阻抗</b>設計

    DDR電路的阻抗設計

    板1.6mm厚度阻抗設計 在101階板設計中,頂層信號L1的參考
    發(fā)表于 12-25 13:46

    DDR電路的阻抗設計!

    板1.6mm厚度阻抗設計 在101階板設計中,頂層信號L1的參考
    發(fā)表于 12-25 13:48

    PCB設計

    既然說到了參考平面的處理,其實應該屬于設計的范疇了。PCB設計不是
    發(fā)表于 05-17 22:04

    PCB設計及阻抗計算

    PCB設計及阻抗計算
    發(fā)表于 06-02 17:13

    PCB設計及阻抗計算

    PCB設計及阻抗計算
    發(fā)表于 09-28 15:13

    PCB設計及阻抗計算

    本帖最后由 lee_st 于 2017-10-31 08:48 編輯 PCB設計及阻抗計算
    發(fā)表于 10-21 20:44

    【資料】一些關于多層PCB設計的原則

    阻抗的電流返回路徑最重要的就是合理規(guī)劃這些參考平面的設計。圖1所示為一種典型多層PCB配置。圖1 一種典型多層
    發(fā)表于 08-04 10:18

    【珍藏版】PCB阻抗設計與方案

    【珍藏版】PCB阻抗設計與方案,感興趣的小伙伴們可以看看。
    發(fā)表于 07-26 11:11 ?0次下載

    一文輕松搞定PCB阻抗設計

    決于選擇的PCB結(jié)構(gòu)。 由于最小線寬和最小線距是取決于PCB類型以及成本要求,受此限制,選擇的PCB
    的頭像 發(fā)表于 07-19 07:45 ?987次閱讀

    【華秋干貨鋪】一文輕松搞定PCB阻抗設計

    決于選擇的PCB結(jié)構(gòu)。 由于最小線寬和最小線距是取決于PCB類型以及成本要求,受此限制,選擇的PCB
    的頭像 發(fā)表于 07-27 18:15 ?687次閱讀
    【華秋干貨鋪】一文輕松搞定<b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>和<b class='flag-5'>阻抗</b>設計

    【華秋干貨鋪】一文輕松搞定PCB阻抗設計

    決于選擇的PCB結(jié)構(gòu)。 由于最小線寬和最小線距是取決于PCB類型以及成本要求,受此限制,選擇的PCB
    的頭像 發(fā)表于 07-31 10:15 ?802次閱讀
    【華秋干貨鋪】一文輕松搞定<b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>和<b class='flag-5'>阻抗</b>設計

    RK3588 PCB推薦阻抗設計

    決于選擇的PCB結(jié)構(gòu)。由于最小線寬和最小線距是取決于PCB類型以及成本要求,受此限制,選擇的PCB
    的頭像 發(fā)表于 08-01 07:45 ?2482次閱讀
    RK3588 <b class='flag-5'>PCB</b>推薦<b class='flag-5'>疊</b><b class='flag-5'>層</b>及<b class='flag-5'>阻抗</b>設計

    DDR電路的阻抗設計

    8通孔板1.6mm厚度阻抗設計 ? ? 在8通孔板
    的頭像 發(fā)表于 08-21 17:16 ?2874次閱讀
    DDR電路的<b class='flag-5'>疊</b><b class='flag-5'>層</b>與<b class='flag-5'>阻抗</b>設計
    主站蜘蛛池模板: 在线亚洲中文字幕36页| 交换邻居波多野结衣中文字幕 | 国产69精品久久久久乱码免费 | 夜色88V精品国产亚洲AV| 欧美卡1卡2卡三卡2021精品| 国产乱人偷精品视频A人人澡| 在线观看免费av网| 亚洲AV 无码AV 中文字幕| 殴美黄色网| 美女伸开两腿让我爽| 换脸国产AV一区二区三区| 国产 交换 丝雨 巅峰| 99热只有这里有精品| 国产免费内射又粗又爽密桃视频| 小货SAO边洗澡边CAO你动漫| 免费看美女的网站| 精品亚洲欧美中文字幕在线看| 公交车被CAO到合不拢腿| 99视频在线观看免费视频| 一区二区乱子伦在线播放| 无套内射在线观看THEPORN| 亲胸摸下面激烈免费网站| 美妇教师双飞后菊| 久久中文字幕无码A片不卡| 韩国女人高潮嗷嗷叫视频| 国产精品人妻在线观看| 川师 最美老师| 成年妇女免费播放| 99热热在线精品久久| 曰本熟妇乱妇色A片在线| 女人麻豆国产香蕉久久精品| 久久不射网| 狠狠躁天天躁小说| 国产一区二区精品视频| 国产精品人妻一区免费看8C0M| 成人在线视频免费| 持田香织abc| 动漫美女搞鸡| 囯产精品久久久久免费蜜桃| 处xxxx.88| 广播电台在线收听|