解決EMI問題的方法有很多種。現代EMI抑制方法包括：EMI抑制涂層，選擇合適的EMI抑制組件和EMI仿真設計。本文從最基本的PCB布局開始，討論了PCB分層堆疊在控制EMI輻射中的作用和設計技巧。

電源總線

在IC的電源引腳附近正確放置一個適當容量的電容可以使IC的輸出電壓跳得更快。但問題不在這里。由于電容器的有限頻率響應，這使得電容器不可能產生在整個頻帶上干凈地驅動IC輸出所需的諧波功率。此外，電源母線上產生的瞬態電壓會在去耦路徑的電感上產生電壓降，這是共模EMI干擾的主要來源。我們應該如何解決這些問題？

就我們電路板上的IC而言，IC周圍的電源層可以被認為是一種優秀的高頻電容器，收集由分立電容器泄漏的能量，為清潔輸出提供高頻能量。此外，優秀的電源層具有較小的電感，因此電感合成的瞬態信號也是。

當然，連接從電源平面到IC電源引腳必須盡可能短，因為數字信號的上升沿越來越快，最好是直接連接到IC電源引腳所在的焊盤，如進一步討論的那樣。

為了控制共模EMI，電源層必須去耦并且電感足夠低。該電源平面必須是精心設計的一對電源平面。有人可能會問，這到底有多好？該問題的答案取決于電源的分層，層之間的材料和工作頻率（即IC的上升時間的函數）。通常，電源分層為6密耳，中間層為FR4，每平方英寸功率平面的等效電容約為75pF。顯然，層間距越小，電容越大。

沒有多少器件的上升時間為100到300 ps，但根據目前的發展情況IC的速度，上升時間為100至300 ps的器件將占據很高的比例。對于上升時間為100至300 ps的電路，3 mil層間距將不再適用于大多數應用。此時，必須使用層間距小于1密耳的分層技術，并用具有高介電常數的材料代替FR4介電材料。陶瓷和陶瓷現在滿足100至300 ps上升時間電路的設計要求。

雖然將來可能會使用新的材料和方法，但對于今天普通的1到3 ns上升時間電路，3到6 mil層間距和FR4電介質材料，通常就足夠了高端諧波并使瞬態信號足夠低，也就是說共模EMI可以降低到很低。此處介紹的PCB分層堆棧設計示例假設層間距為3到6密耳。

電磁屏蔽

來自從信號路由的角度來看，一個好的分層策略應該是將所有信號走線放在一個或多個層中，這些層靠近電源或地平面。對于電源，良好的分層策略應該是電源平面與地平面相鄰，并且電源平面和地平面之間的距離盡可能小。這就是我們所說的“分層”策略。

PCB堆疊

什么樣的堆疊策略有助于屏蔽和抑制EMI？以下分層堆疊方案假設供電電流在單層上流動，其中單個或多個電壓分布在同一層的不同部分上。多個電源層的情況將在后面討論。

4層電路板

4層電路板設計存在一些潛在問題。首先，傳統的四層板厚度為62密耳，即使信號層在外層，電源和接地層也在內層，電源層之間的距離。

如果成本要求是第一位的，請考慮以下兩種傳統4層板的替代方案。這兩種解決方案都可以提高EMI抑制性能，但僅適用于板載元件密度足夠低并且元件周圍有足夠面積以在電源上放置所需銅層的應用。

第一種是首選解決方案。 PCB的外層都是層，中間的兩層是信號/功率層。信號層上的電源以寬線布線，這允許電源電流的路徑阻抗低并且信號微帶路徑的阻抗低。從EMI控制的角度來看，這是最好的4層PCB結構。第二種方案的外層采用電源和地面，中間兩層采用信號。與傳統的4層板相比，改進更小，層間電阻與傳統的4層板一樣差。

如果要控制跡線阻抗，上述堆疊方案必須非常小心地將跡線放置在電源和接地銅島之下。此外，地面上的銅島或銅島應盡可能互連，以確保直流和低頻連接。

6層板

如果4層板上的組件密度相對較大，則最好使用6層板。然而，6層板設計中的一些堆疊方案對電磁場沒有良好的屏蔽效果，并且對電源總線瞬態信號的減少幾乎沒有影響。下面討論兩個例子。

在第一種情況下，電源和接地分別放在第2層和第5層。由于電源的銅電阻高，因此控制共模EMI輻射非常不利。但是，從信號阻抗控制的角度來看，這種方法非常正確。

在第二個例子中，電源和接地分別放在第3層和第4層。該設計解決了電源的銅包層阻抗問題。由于第一層和第六層的電磁屏蔽性能差，差模EMI增加。如果兩個外層上的信號線數量最少且跡線長度短（小于信號的最高諧波波長的1/20），則該設計解決了差模EMI問題。通過銅填充外層上的無組件和無痕跡區域并使銅包覆區域接地（每1/20波長間隔），可以抑制差模EMI。如前所述，銅區域在多個點連接到內部接地層。

通用高性能6層電路板設計通常是第一個和第六個層作為接地層，第三層和第四層接受電源和接地。由于在電源層和接地層之間存在兩層居中的雙微帶信號線層，因此EMI抑制能力非常好。這種設計的缺點是跡線層只有兩層。如前所述，如果外部跡線較短并且銅線鋪設在無襯里區域，則可以使用傳統的6層板實現相同的堆疊。

另外6-層板布局是信號，地，信號，電源，地和信號，這使得高級信號完整性設計所需的環境成為可能。信號層與接地層相鄰，電源層和接地層配對。顯然，缺點是層的堆疊是不平衡的。

這通常會導致制造上的麻煩。該問題的解決方案是用銅填充第三層的所有空白區域。如果在填充銅之后第三層的銅層密度接近電源層或接地層，則該板可以被視為結構上平衡的電路板。 。銅填充區域必須連接到電源或地。連接過孔之間的距離仍為1/20波長，無需連接到任何地方，但理想情況下應連接。

10層板

由于多層板之間的絕緣隔離層非常薄，因此10層或12層電路板層與層之間的阻抗非常低，并且預期信號完整性也很好因為分層和堆疊沒有問題。很難加工厚度為62密耳的12層板，并且沒有多少制造商

由于信號層和環層總是被絕緣層隔開，因此在10層板設計中分布中間6層以走信號線的方案不是最佳的。此外，使信號層與環路層相鄰非常重要，也就是說，電路板布局是信號，地，信號，信號，電源，地，信號，信號，地和信號。

這種設計為信號電流及其回路電流提供了良好的路徑。適當的路由策略是第一層沿X方向布線，第三層沿Y方向布線，第四層沿X方向布線，依此類推。直觀地觀察跡線，第一層1和第三層是一對分層組合，第四層和第七層是一對分層組合，第八層和第十層是最后一對分層組合。當需要改變跡線的方向時，第一層上的信號線應該通過“通孔”改變到第三層。事實上，你可能并不總能做到這一點，但作為一個設計概念，你應該嘗試遵守。

同樣，當信號的方向改變時，它應該是從第8層和第10層或從第4層到第7層的過孔。這種路由確保了前向路徑和信號環路之間的耦合最緊密。例如，如果信號在第一層上路由并且環路在第二層上并且僅在第二層上，則第一層上的信號甚至通過“通孔”傳輸到第三層。環路仍在第二層，因此保持低電感，大電容特性和良好的電磁屏蔽性能。

如果實際路線不是這樣的情況怎么辦？例如，第一層上的信號線穿過通孔到達第10層。此時，環路信號必須從第9層找到地平面，并且環路電流需要找到最近的地線（例如電阻器或電容器等元件的接地引腳）。 。如果附近有這樣的通道，那真的很幸運。如果沒有這樣的通孔，電感將增加，電容將減小，EMI將增加。

當信號線必須離開當前的一對布線層時通過連接到其他布線層，接地通孔應放置在通孔附近，這樣環路信號可以平滑地返回到正確的接地層。對于層4和層7的組合，信號環將從電源或接地平面（即，層5或層6）返回，因為電源平面和接地平面之間的電容耦合良好并且信號容易傳輸。

多功率層設計

如果同一電壓源的兩個電源層需要輸出大電流，電路板應分為兩組電源和地平面。在這種情況下，在每對電源層和接地層之間放置絕緣層。這給了我們兩對相等的電源母線，我們想要分流電流。如果電源層堆疊導致阻抗不等，則分流不均勻，瞬態電壓會大得多，EMI會急劇增加。

如果電路板上有多個具有不同值的電源電壓，則需要相應的多個電源層。重要的是要記住為不同的電源創建單獨的電源和接地層對。在這兩種情況下，在確定電路板上成對電源和接地層的位置時，請記住制造商對平衡結構的要求。

總結

鑒于大多數工程師設計的厚度為62密耳且沒有盲孔或埋孔的電路板，對電路板分層和堆疊的討論是有限的。對于厚度差異太大的電路板，本文推薦的分層方案可能并不理想。另外，帶盲孔或埋孔的電路板的加工方法不同，本文的分層方法不適用。

厚度，通過工藝，電路板設計中的層數不是解決問題的關鍵。出色的分層堆疊確保了電源總線的旁路和去耦，并最大限度地降低了電源或地平面上的瞬態電壓。屏蔽信號和電源電磁場的關鍵。理想情況下，信號走線層與其返回接地層之間應存在絕緣隔離，匹配層間距（或多于一對）應盡可能小。基于這些基本概念和原理，可以設計始終滿足設計要求的電路板。現在，IC的上升時間已經很短并且會更短，本文中討論的技術對于解決EMI屏蔽問題至關重要。