將DSP設(shè)計(jì)融入嵌入式系統(tǒng)的AXI4-Lite接口
了解System Generator如何提供AXI4-Lite抽象,從而可以將DSP設(shè)計(jì)融入嵌入式系....
四攝像頭環(huán)繞視圖的Xilinx目標(biāo)設(shè)計(jì)平臺(tái)的演示
高級(jí)系統(tǒng)架構(gòu)師Paul Zoratti演示了針對(duì)四攝像頭環(huán)繞視圖的Xilinx目標(biāo)設(shè)計(jì)平臺(tái)。
如何使用RPX文件保存和恢復(fù)時(shí)序報(bào)告
了解如何使用RPX文件保存和恢復(fù)時(shí)序報(bào)告。
對(duì)于基于項(xiàng)目的用戶,當(dāng)您打開實(shí)施的設(shè)計(jì)時(shí),實(shí)施的時(shí)間報(bào)....
Xilinx公司產(chǎn)品的戰(zhàn)略轉(zhuǎn)型之路及未來5年發(fā)展藍(lán)圖
從可編程邏輯到All Programmable,從實(shí)現(xiàn)設(shè)計(jì)到實(shí)現(xiàn)差異化設(shè)計(jì),從IC功能驅(qū)動(dòng)到系統(tǒng)價(jià)值....
如何將Altera的SDC約束轉(zhuǎn)換為Xilinx XDC約束
了解如何將Altera的SDC約束轉(zhuǎn)換為Xilinx XDC約束,以及需要更改或修改哪些約束以使Al....
Zynq駕駛員監(jiān)控系統(tǒng)的展示
該演示展示了實(shí)時(shí)頭部和眼瞼跟蹤以及精確的凝視方向測量,可在各種具有挑戰(zhàn)性的真實(shí)條件下進(jìn)行可靠的駕駛員....
Vivado的設(shè)計(jì)分析功能介紹
了解Vivado設(shè)計(jì)套件中的一些廣泛的設(shè)計(jì)分析功能,旨在識(shí)別可能影響性能的設(shè)計(jì)中的問題區(qū)域。
“MAX”自動(dòng)駕駛汽車軟件平臺(tái)的介紹
“MAX”自動(dòng)駕駛汽車軟件平臺(tái)通過輕松集成傳感器和控制邏輯實(shí)現(xiàn)快速開發(fā),實(shí)現(xiàn)自動(dòng)駕駛操作。
Airbus智能工具的演示
嵌入式產(chǎn)品產(chǎn)品經(jīng)理Eric Myers使用NI系統(tǒng)模塊(SOM)演示了Airbus智能工具概念,用于....
Xilinx教育生態(tài)系統(tǒng)的簡單介紹
Xilinx教育生態(tài)系統(tǒng)是公私合作伙伴關(guān)系的一個(gè)明確的綜合模型,創(chuàng)建了一條管道,全面支持學(xué)生,同時(shí)加....
個(gè)人身份識(shí)別的ID CAM介紹
Cornerstone Identity公司首席執(zhí)行官兼創(chuàng)始人Larry Wang介紹了個(gè)人身份識(shí)別....
有著最高DSP帶寬的Artix-7 A100T FPGA器件介紹
Artix-7 A100T FPGA提供同類產(chǎn)品中最高的DSP帶寬。
使用可編程硬件技術(shù)提高功率放大器效率
使用可編程硬件技術(shù)實(shí)現(xiàn)完整的發(fā)送鏈,以提高功率放大器效率,完成接收鏈,包括數(shù)字下變頻和接口,以連接模....
如何在IP Integrator中使用自定義IP
了解如何使用Vivado在設(shè)備啟動(dòng)時(shí)及其周??圍進(jìn)行調(diào)試。
你也會(huì)學(xué)習(xí)
使用Vivado 201....
使用帶存儲(chǔ)器接口的外部時(shí)鐘介紹
了解使用帶存儲(chǔ)器接口的時(shí)鐘的最常見問題。
這將涵蓋LVDS時(shí)鐘的抖動(dòng),時(shí)鐘共享和AC耦合。
Xinlinx SDAccel開發(fā)環(huán)境是什么?
面向OpenCL,C和C ++的SDAccel開發(fā)環(huán)境利用FPGA將數(shù)據(jù)中心單位功耗性能提升高達(dá)25....
Xilinx Zynq UltraScale+ MPSoC的同步調(diào)試和跟蹤演示
Lauterbach演示了Zynq UltraScale + MPSoC上的ARM Cortex-A....
Zynq UltraScale+ MPSoC的發(fā)售消息
Zynq?UltraScale+?MPSoC,現(xiàn)已開始發(fā)售。視頻向您重點(diǎn)介紹了Xilinx Ultr....
NI Virtual Bench和Cloudium兩款產(chǎn)品的介紹
觀看Xilinx Xcell每日博客編輯Steve Leibson,介紹NI Virtual Ben....
Xilinx SDAccel開發(fā)環(huán)境在X86_64位工作站的運(yùn)行情況
本視頻演示了SDAccel開發(fā)環(huán)境在一個(gè)標(biāo)準(zhǔn)X86_64位工作站上運(yùn)行的情況,以展示其為您所帶來的生....
Mentor嵌入式多核架構(gòu)的展示
Mentor嵌入式多核架構(gòu)允許在Zynq UltraScale + MPSoC上的兩個(gè)ARM Cor....
Vivado HLS深入技術(shù)助于降低整體系統(tǒng)功耗,提高系統(tǒng)性能
Vivado HLS有助于降低整體系統(tǒng)功耗,降低材料成本,提高系統(tǒng)性能并加快設(shè)計(jì)生產(chǎn)率。
我們將向....
如何在System Generator中使用多個(gè)時(shí)鐘域?qū)崿F(xiàn)復(fù)雜的DSP系統(tǒng)
了解如何在System Generator中使用多個(gè)時(shí)鐘域,從而可以實(shí)現(xiàn)復(fù)雜的DSP系統(tǒng)。
基于Xilinx FPGA的Memcached硬件加速器的介紹
本教程討論基于Xilinx FPGA的Memcached硬件加速器的技術(shù)細(xì)節(jié),該硬件加速器可為10G....
如何配置和使用Linux內(nèi)核printk功能
了解如何配置和使用Linux內(nèi)核printk功能,包括其動(dòng)態(tài)調(diào)試功能。
這樣可以選擇性地打印調(diào)試消....
Xinlinx 7系列FPGA的CLB架構(gòu)介紹
本視頻介紹了7系列CLB架構(gòu),包括:LUT,觸發(fā)器,專用多路復(fù)用器,進(jìn)位鏈和其他資源。
Linux以太網(wǎng)解決方案的介紹
本課程將回顧高性能以太網(wǎng)解決方案所需的系統(tǒng)功能。
將審查Xilinx以太網(wǎng)IP內(nèi)核和相關(guān)設(shè)備驅(qū)動(dòng)程....
UltraScale+的安全鎖定
了解如何為UltraScale +設(shè)計(jì)添加額外的安全級(jí)別。
該視頻演示了如何防止差分功耗分析(DP....
如何使用Xilinx SDK調(diào)試u-boot代碼
了解如何使用Xilinx SDK調(diào)試u-boot代碼。
概述了技術(shù)以獲得重定位偏移量,以便可以在S....
Virtex UltraScale VU440 FPGA的功能演示
查看世界上最大的新型Virtex Ultrascale VU440,用于制造10個(gè)ARM?Corte....