verilog運算符的優先級 先給大家出一個題目:當x為5時,y=x << 6 + x <<3 + x << 2 + x的結果為多少,即y的值是多少? FPGA雜記 發表于 01-19 10:36 ?3093次閱讀 下載vscode老版本離線插件vsix文件的流程 下載vscode老版本離線插件vsix文件的流程如下 FPGA雜記 發表于 12-20 09:26 ?12881次閱讀 JESD204B學習手冊 JESD204B接口一般用在高速的AD和DA芯片上,用于傳輸采集到的數據。該接口相比LVDS可以減少.... FPGA雜記 發表于 12-22 09:45 ?2573次閱讀 仿真Xilinx網表 Xilinx-vivado的網表形式有edf和dcp兩個方式,兩個方式各有不同。對于仿真來說,兩者均.... FPGA雜記 發表于 12-20 10:06 ?4956次閱讀 petalinux安裝過程 Xilinx提供的手冊《ug1144-petalinux-tools-reference-guide.... FPGA雜記 發表于 12-01 09:22 ?3154次閱讀