計數器種類很多。按構成計數器中的各觸發器是否使用一個時鐘脈沖源來分，有同步計數器和異步計數器。根據計數制的不同，分為二進制計數器、十進制計數器和任意進制計數器。根據計數器的增減趨勢，又分為加法、減法和可逆計數器。還有可預制數和可變程序功能計數器等等。目前，無論是TTL還是CMOS集成電路，都有品種較齊全的中規模集成計數器。使用者只要借助于器件手冊提供的功能和工作波形圖以及引出端的排列，就能正確運用這些器件。

　　計數器在現代社會中用途中十分廣泛，在工業生產、各種和記數有關電子產品。如定時器，報警器、時鐘電路中都有廣泛用途。在配合各種顯示器件的情況下實現實時監控，擴展更多功能。

　　60進制計數器，由于24進制、60進制計數器均由集成計數器級聯構成，且都包含有基本的十進制計數器，從設計簡便考慮，芯片選擇同步十進制計數器

　　1.計數器設計目的

　　1） 每隔1s，計數器增1；能以數字形式顯示時間。

　　2） 熟練掌握計數器的各個部分的結構。 3） 計數器間的級聯。

　　4） 不同芯片也可實現六十進制。

　　2.計數器設計組成

　　1） 用兩個74ls192芯片和一個與非門實現。

　　2） 當定時器遞增到59時，定時器會自動返回到00顯示，然后繼續計時。

　　3） 本設計主要設備是兩個74LS160同步十進制計數器，并且由200HZ，5V電源供給。作高位芯片與作低芯片位之間級聯。

　　4） 兩個芯片間的級聯。

　　六十進制計數器設計描述

　　1.設計的思路

　　1） 芯片介紹：

　　74LS90計數器是一種中規模二-五-十進制異步計數器，管腳圖如圖所示。 R01、R02是計數器置0端，同時為1有效；R91和R92為置9端，同時為1時有效；若用A輸入，QA輸出，為二進制計數器；如B為輸入，QB-QD可輸出五進制計數器；將QA與B相連，A做為輸入端，QA-QD輸出十進制計數器；若QD與A輸入端相連，B為輸入端，電路為二-五混合進制計數器。

　　74LS192 為加減可逆十進制計數器，CPU端是加計數器時鐘信號，CPD是減計數時鐘信號RD=1 時無論時鐘脈沖狀態如何，直接完成清零功能。RD=0，LD=0 時，無論時鐘脈沖狀態如何，輸入信號將立即被送入計數器的輸出端，完成預置數功能。

　　2） 十進制可逆計數器74LS192引腳圖管腳及功能表

　　3） 74LS192是同步十進制可逆計數器，它具有雙時鐘輸入，并具有清除和置數等功能，其引腳排列及邏輯符號如下所示：

　　圖中：PL為置數端，CPu為加計數端，CPd為減計數端，TCu為非同步進位輸出端， TCd為非同步借位輸出端，P0、P1、P2、P3為計數器輸入端，MR為清除端，Q0、Q1、Q2、Q3為數據輸出端。

　　4） 利用兩片74ls192分別作為六十進制計數器的高位和低位，分別與數碼管連接。把其中的一個芯片連接構成十進制計數器，另一個通過一個與門器件構成一個六進制計數器。

　　5） 如下圖：