2進(jìn)制計(jì)數(shù)器設(shè)計(jì)方案三
觸發(fā)器構(gòu)成的同步二進(jìn)制加法計(jì)數(shù)器
觸發(fā)器構(gòu)成的同步二進(jìn)制加法計(jì)數(shù)器
2進(jìn)制計(jì)數(shù)器設(shè)計(jì)方案四
采用VHDL語言設(shè)計(jì)一個(gè)4位二進(jìn)制計(jì)數(shù)器74163,它具有同步清零、同步置數(shù)、計(jì)數(shù)控制和進(jìn)位輸出控制功能。如下圖所示。
4位二進(jìn)制計(jì)數(shù)器74163
各端口功能
CLK:時(shí)鐘信號,上升沿計(jì)數(shù);
CLRL:同步清零端,低電平有效;
LDL:同步置位控制端,低電平有效;
ENP:與ENT同時(shí)為‘1’時(shí),計(jì)數(shù)使能;
ENT:為‘1’時(shí),可進(jìn)行進(jìn)位;
D[3..0]:計(jì)數(shù)器置數(shù)輸入;
Q[3..0]:計(jì)數(shù)器狀態(tài)輸出;
RCO:計(jì)數(shù)器進(jìn)位輸出。
程序設(shè)計(jì)
評論
查看更多