ad9850應(yīng)用電路一：

　　AD9850的40位頻率/相位控制字可通過并行或串行兩種方式送入器件。選用并行傳輸方式，充分發(fā)揮芯片AD9850的高速性能。在并行方式下連續(xù)輸入 5次數(shù)據(jù)，每次輸入8位（1 Byte），將40位頻率/相位控制字送入器件。系統(tǒng)中，單片機通過數(shù)據(jù)鎖存器和控制鎖存器來實現(xiàn)對AD9850模塊的控制，數(shù)據(jù)鎖存器打開時，控制鎖存器關(guān)閉，此時傳輸數(shù)據(jù);控制鎖存器打開時，數(shù)據(jù)鎖存器關(guān)閉，此時根據(jù)AD9850的時序?qū)_CLK、FQ_UD、RESET執(zhí)行相應(yīng)的操作。單片機 89C52控制AD9850工作連線圖，如圖3所示。

　　ad9850應(yīng)用電路二：

　　總線方式并行接口占用的單片機資源較少，而且本設(shè)計中信號發(fā)生器只是作為單片機控制模塊的外圍擴展模塊之一，因此AD9850工作在控制字并行輸入方式。此時，AD9850僅作為一擴展芯片只占用一個地址。其原理圖如圖4所示。

　　ad9850應(yīng)用電路三：

　　AD9850與單片機接口電路，需要考慮以下幾點：

　　①AD9850控制字寫入方式選擇.AD9850控制字的寫入方式有串行和并行兩種。并行寫入方式的優(yōu)點是數(shù)據(jù)傳輸?shù)乃俣瓤欤軌蛱嵘麄€系統(tǒng)的處理速度，為了充分發(fā)揮芯片的高速性能，應(yīng)在單片機資源允許的情況下盡可能選擇并行方式，所以，本系統(tǒng)采用8051單片機作為控制核心，通過并行寫入控制字的方式控制AD9850芯片。如圖4所示，AD9850的數(shù)據(jù)線D0~D7與P1口相連。

　　AD9850與單片機接口電路

　　②FQUD和WCLK與單片機連接.AD9850的FQUD控制信號和WCLK控制信號與分別與8051單片機的P3.0（10引腳）和P3.1（11引腳）相連，所有的時序關(guān)系均可通過軟件控制實現(xiàn)。

　　③RESET與單片機連接.AD9850的晶體振蕩器采用100MHz，AD9850的復(fù)位（RESET）信號為高電平有效，且脈沖寬度不小于5個參考時鐘周期。由于單片機采用12MHz晶振時，它的高電平時間能夠滿足AD9850復(fù)位要求，故可將AD9850的復(fù)位端與單片機的復(fù)位端直接相連.

　　ad9850應(yīng)用電路四：

　　AD9850 時鐘發(fā)生器在擴頻接收器中的應(yīng)用

　　ad9850應(yīng)用電路五：

　　AD9850是美國AD公司生產(chǎn)的高集成度的DDS合成芯片。它采用32位相位累加器，截斷成14位，輸入正弦查詢表，查詢表輸出截斷成10位，輸入到DAC。DAC輸出兩個互補的模擬電流，接到濾波器上。但是AD9850直接產(chǎn)生的信號幅度只有2V左右，而且是單極性的。而測試的時候需要的是雙極性的正弦信號，因此DDS輸出的信號還要經(jīng)過隔直和放大。AD9850輸出的信號經(jīng)過RC高通濾波器，將直流分量濾除，輸出交流信號，再經(jīng)放大器放大，電壓跟隨，輸出幅度適當(dāng)、帶載能力較強的信號源。電路如圖所示。

　　ad9850應(yīng)用電路六：

　　圖3為AD9850和單片機89C51構(gòu)成的數(shù)控信號發(fā)生器為了減少電路連線，AD9850與單片機之間采用串行連接方式，回參考時鐘由125MHZ的晶體振蕩器產(chǎn)生89C51串行口設(shè)置為方式0輸出，TXD作為時鐘信號與W-CLK相連，RXD作為數(shù)據(jù)信號與Dr相連，地址譯碼信號和WR經(jīng)或非后與FR-UD相連，主復(fù)位RESET由單片機的P，2控制。程序編寫時要注意：先發(fā)送40位頻率相位控制字低位字節(jié)的低位，再發(fā)送高位字節(jié)，40位控制字分5個字節(jié)單元發(fā)送，每個字節(jié)是否發(fā)送完可通過查詢串行口控制寄存器SCON中的TI位，5個單元的控制字發(fā)送完后，單片機通過執(zhí)行一條寫指令MOVX@DPTR，A就可以完成更新輸出頻率和相位。圖3中DAC正輸出端IOUT驅(qū)動2002、5極點低通濾波器，而濾波器后面又接一個2002負載，使等效負載為1002。DAC互補輸出電流驅(qū)動1002負載。輸出的正弦信號連到比較器的VINP端，DAC兩個輸出間的100K2分壓輸出被電容去耦后，用作內(nèi)部比較器的參考電壓。