什么是鎖相環

　　鎖相環 （phase locked loop），顧名思義，就是鎖定相位的環路。學過自動控制原理的人都知道，這是一種典型的反饋控制電路，利用外部輸入的參考信號控制環路內部振蕩信號的頻率和相位，實現輸出信號頻率對輸入信號頻率的自動跟蹤，一般用于閉環跟蹤電路。是無線電發射中使頻率較為穩定的一種方法，主要有VCO（壓控振蕩器）和PLL IC （鎖相環集成電路），壓控振蕩器給出一個信號，一部分作為輸出，另一部分通過分頻與PLL IC所產生的本振信號作相位比較，為了保持頻率不變，就要求相位差不發生改變，如果有相位差的變化，則PLL IC的電壓輸出端的電壓發生變化，去控制VCO，直到相位差恢復，達到鎖相的目的。能使受控振蕩器的頻率和相位均與輸入信號保持確定關系的閉環電子電路。

　　CD4046的原理_引腳圖及功能

　　鎖相的意義是相位同步的自動控制，能夠完成兩個電信號相位同步的自動控制閉環系統叫做鎖相環，簡稱PLL。它廣泛應用于廣播通信、頻率合成、自動控制及時鐘同步等技術領域。鎖相環主要由相位比較器（PC）、壓控振蕩器（VCO）。低通濾波器三部分組成，如圖1所示。

　　壓控振蕩器的輸出Uo接至相位比較器的一個輸入端，其輸出頻率的高低由低通濾波器上建立起來的平均電壓Ud大小決定。施加于相位比較器另一個輸入端的外部輸入信號Ui與來自壓控振蕩器的輸出信號Uo相比較，比較結果產生的誤差輸出電壓UΨ正比于Ui和Uo兩個信號的相位差，經過低通濾波器濾除高頻分量后，得到一個平均值電壓Ud。這個平均值電壓Ud朝著減小VCO輸出頻率和輸入頻率之差的方向變化，直至VCO輸出頻率和輸入信號頻率獲得一致。這時兩個信號的頻率相同，兩相位差保持恒定（即同步）稱作相位鎖定。

　　當鎖相環入鎖時，它還具有“捕捉”信號的能力，VCO可在某一范圍內自動跟蹤輸入信號的變化，如果輸入信號頻率在鎖相環的捕捉范圍內發生變化，鎖相環能捕捉到輸人信號頻率，并強迫VCO鎖定在這個頻率上。鎖相環應用非常靈活，如果輸入信號頻率f1不等于VCO輸出信號頻率f2，而要求兩者保持一定的關系，例如比例關系或差值關系，則可以在外部加入一個運算器，以滿足不同工作的需要。 過去的鎖相環多采用分立元件和模擬電路構成，現在常使用集成電路的鎖相環，CD4046是通用的CMOS鎖相環集成電路，其特點是電源電壓范圍寬（為3V－18V），輸入阻抗高（約100MΩ），動態功耗小，在中心頻率f0為10kHz下功耗僅為600μW，屬微功耗器件。圖2是CD4046的引腳排列，采用 16 腳雙列直插式。

　　引腳功能如下：

　　1腳相位輸出端，環路人鎖時為高電平，環路失鎖時為低電平。

　　2腳相位比較器Ⅰ的輸出端。

　　3腳比較信號輸入端。

　　4腳壓控振蕩器輸出端。

　　5腳禁止端，高電平時禁止，低電平時允許壓控振蕩器工作。

　　6、7腳外接振蕩電容。

　　8、16腳電源的負端和正端。

　　9腳壓控振蕩器的控制端。

　　10腳解調輸出端，用于FM解調。

　　11、12腳外接振蕩電阻。

　　13腳相位比較器Ⅱ的輸出端。

　　14腳信號輸入端。

　　15腳內部獨立的齊納穩壓管負極。

　　圖3是CD4046內部電原理框圖，主要由相位比較Ⅰ、Ⅱ、壓控振蕩器（VCO）、線性放大器、源跟隨器、整形電路等部分構成。比較器Ⅰ采用異或門結構，當兩個輸人端信號Ui、Uo的電平狀態相異時（即一個高電平，一個為低電平），輸出端信號UΨ為高電平；反之，Ui、Uo電平狀態相同時（即兩個均為高，或均為低電平），UΨ輸出為低電平。當Ui、Uo的相位差Δφ在0°-180°范圍內變化時，UΨ的脈沖寬度m亦隨之改變，即占空比亦在改變。從比較器Ⅰ的輸入和輸出信號的波形（如圖4所示）可知，其輸出信號的頻率等于輸入信號頻率的兩倍，并且與兩個輸入信號之間的中心頻率保持90°相移。從圖中還可知，fout不一定是對稱波形。對相位比較器Ⅰ，它要求Ui、Uo的占空比均為50％（即方波），這樣才能使鎖定范圍為最大。

　　相位比較器Ⅱ是一個由信號的上升沿控制的數字存儲網絡。它對輸入信號占空比的要求不高，允許輸入非對稱波形，它具有很寬的捕捉頻率范圍，而且不會鎖定在輸入信號的諧波。它提供數字誤差信號和鎖定信號（相位脈沖）兩種輸出，當達到鎖定時，在相位比較器Ⅱ的兩個輸人信號之間保持0°相移。

　　對相位比較器Ⅱ而言，當14腳的輸入信號比3腳的比較信號頻率低時，輸出為邏輯“0”；反之則輸出邏輯“1”。如果兩信號的頻率相同而相位不同，當輸人信號的相位滯后于比較信號時，相位比較器Ⅱ輸出的為正脈沖，當相位超前時則輸出為負脈沖。在這兩種情況下，從1腳都有與上述正、負脈沖寬度相同的負脈沖產生。從相位比較器Ⅱ輸出的正、負脈沖的寬度均等于兩個輸入脈沖上升沿之間的相位差。而當兩個輸入脈沖的頻率和相位均相同時，相位比較器Ⅱ的輸出為高阻態，則1腳輸出高電平。上述波形如圖5所示。由此可見，從1腳輸出信號是負脈沖還是固定高電平就可以判斷兩個輸入信號的情況了。

　　CD4046鎖相環采用的是RC型壓控振蕩器，必須外接電容C1和電阻R1作為充放電元件。當PLL對跟蹤的輸入信號的頻率寬度有要求時還需要外接電阻R2。由于VCO是一個電流控制振蕩器，對定時電容C1的充電電流與從9腳輸入的控制電壓成正比，使VCO的振蕩頻率亦正比于該控制電壓。當VCO控制電壓為0時，其輸出頻率最低；當輸入控制電壓等于電源電壓VDD時，輸出頻率則線性地增大到最高輸出頻率。VCO振蕩頻率的范圍由R1、R2和C1決定。由于它的充電和放電都由同一個電容C1完成，故它的輸出波形是對稱方波。一般規定CD4046的最高頻率為1。2MHz（VDD=15V），若VDD《15V，則fmax要降低一些。

　　CD4046內部還有線性放大器和整形電路，可將14腳輸入的100mV左右的微弱輸入信號變成方波或脈沖信號送至兩相位比較器。源跟蹤器是增益為1的放大器，VCO的輸出電壓經源跟蹤器至10腳作FM解調用。齊納二極管可單獨使用，其穩壓值為5V，若與TTL電路匹配時，可用作輔助電源。

　　綜上所述，CD4046工作原理如下：輸入信號 Ui從14腳輸入后，經放大器A1進行放大、整形后加到相位比較器Ⅰ、Ⅱ的輸入端，圖3開關K撥至2腳，則比較器Ⅰ將從3腳輸入的比較信號Uo與輸入信號Ui作相位比較，從相位比較器輸出的誤差電壓UΨ則反映出兩者的相位差。UΨ經R3、R4及C2濾波后得到一控制電壓Ud加至壓控振蕩器VCO的輸入端9腳，調整VCO的振蕩頻率f2，使f2迅速逼近信號頻率f1。VCO的輸出又經除法器再進入相位比較器Ⅰ，繼續與Ui進行相位比較，最后使得f2＝f1，兩者的相位差為一定值，實現了相位鎖定。若開關K撥至13腳，則相位比較器Ⅱ工作，過程與上述相同，不再贅述。

　　CD4046典型應用電路

　　圖6是用CD4046的VCO組成的方波發生器，當其9腳輸入端固定接電源時，電路即起基本方波振蕩器的作用。振蕩器的充、放電電容C1接在6腳與7腳之間，調節電阻R1阻值即可調整振蕩器振蕩頻率，振蕩方波信號從4腳輸出。按圖示數值，振蕩頻率變化范圍在20Hz至2kHz。

　　圖7是CD4046鎖相環用于調頻信號的解調電路。如果由載頻為10kHz組成的調頻信號，用400Hz音頻信號調制，假如調頻信號的總振幅小于400mV時，用CD4046時則應經放大器放大后用交流耦合到鎖相環的14腳輸入端環路的相位比較器采用比較器Ⅰ，因為需要鎖相環系統中的中心頻率f0等于調頻信號的載頻，這樣會引起壓控振蕩器輸出與輸入信號輸入間產生不同的相位差，從而在壓控振蕩器輸入端產生與輸入信號頻率變化相應的電壓變化，這個電壓變化經源跟隨器隔離后在壓控振蕩器的解調輸出端10腳輸出解調信號。當VDD為10V，R1為10kΩ，C1為100pF時，鎖相環路的捕捉范圍為±0.4kHz。解調器輸出幅度取決于源跟隨器外接電阻R3值的大小。

　　圖8用CD4046與BCD加法計數器CD4518構成的100倍頻電路。剛開機時，f2可能不等于f1，假定f2《f1，此時相位比較器Ⅱ輸UΨ為高電平，經濾波后Ud逐漸升高使VCO輸出頻率f2迅速上升，f2增大值至 f2=f1，如果此時 Ui滯后 U0，則相位比較器Ⅱ輸出UΨ為低電平。UΨ經濾波后得到的Ud信號開始下降，這就迫使VCO對f2進行微調，最后達到f2/N=f1，并且f2與f1的相位差Δφ=0°。，進入鎖定狀態。如果此后f1又發生變化，鎖相環能再次捕獲f1，使f2與f1相位鎖定。