2 遞歸延遲線的結構與特點

　　傳統的延遲單元用SRL16E實現R（R≤16）位移位寄存，在每個采樣周期Ts內，延遲單元中的R個樣本全部右移一位，這樣，輸入樣本經過R×Ts后送到抽頭處，從而實現了Tc時延.R位移位操作未能充分利用SRL16E的存儲潛力，為此作者提出遞歸延遲線結構。在該結構中，無論R取何值，SRL16E 都進行16位移位操作。這樣保存L×R個輸入樣本總共需要M×L×R/16個SRL16E，僅為傳統結構的R/16.下面結合圖2進行時序分析.

　　由于SRL16E進行16位移位操作，為了保證其時延等于Tc，移位周期必須為Tc/16.把R×Ts/16定為延遲線的工作時鐘周期，那么工作時鐘頻率為chip速率的16倍，即采樣率的C倍，其中C△16/R，因此每C個工作時鐘周期才輸入一個新樣本。不妨假設新樣本在第nC個工作時鐘周期（后面簡稱為時刻）到來，其中n為整數。如果時刻m是C的整數倍，MUX把新樣本推入延遲線，否則MUX把保持寄存器中的舊樣本反饋到延遲線的輸入端。

　　在nC時刻被MUX推入到延遲線入口的樣本，在經過L×R個時鐘周期后將在nC+L，×R時刻被推到保持寄存器中，然后在nC十L×R+l時刻（因為該時刻不是C的整數倍）將再次被送入到延遲線的入口，……;當該樣本第C次進入保持寄存器后，已是C（L×R+n+1）時刻，此時.MUX將選入一個新的樣本，而它將被拋棄。這樣一個新樣本在遞歸延遲線中剛好循環C次，歷時C（L×R+1）時鐘周期，從而實現了L×Tc+Ts時間的延遲。

　　下面分析遞歸延遲線各抽頭的輸出樣本在時間上的相位關系。設nC時刻輸入樣本為x（n），那么抽頭①～④處的輸出樣本應該是x（n- R），x（n2R），x（n-3R）和x（n-4R）;nC+1時刻延遲線輸入的應該是已經延遲L×R+1時鐘周期的樣本，即x（n-L×R/C）;抽頭 ①～④處的輸出樣本應該是x（n-R- L×R/C），x（n-2R-L×R/C），x（n- 3R-L×R/C）和x（n-4R-L×R/C）;第nC+c（0≤c≤C-1）時刻延遲線輸入的應該是已經延遲c（LR+1）時鐘周期的樣本，即 x（n-c×L×R/C）。那么抽頭①～④處的輸出樣本應該是x（n-R-c×L×R/C），x（n-2R-c×L×R/C），x（n-3R- c×L×R/C）和x（n-4R-c×L×R/C）。

　　可以看出，同一個抽頭在相鄰2個時刻輸出的樣本相差L×R/C個采樣點，即1/C個碼周期。這樣遞歸延遲線把一個碼周期內的信號樣本分解到C個相位上，并在C個時鐘周期內依次串行輸出，從而以多相的方式實現了信號延遲的功能。

　　遞歸延遲線僅需L/C個延遲單元即可實現L×Tc時延，它以工作時鐘頻率提高C倍為代價，將資源消耗量壓縮到優化前的1/C.例如，當R=4時，C=16/R=4，即資源消耗僅為原先的25%.

　　3 遞歸折疊DMF

　　3.1 遞歸折疊DMF的結構

　　遞歸延遲線不僅使抽頭數減少到優化前的1/C，而且使抽頭的樣本輸出速率增大C倍。與之對應，相關運算單元中乘法器和加法器的個數分別從L和L-1減少到 L/C和L/C-1，同時工作頻率提高C倍。在C個工作時鐘周期內，相關運算單元根據遞歸延遲線分解的信號相位，依次計算出C個相位上的接收信號與PN序列的部分相關值，并利用累加器完成部分相關值的合并，從而得到完整的相關值。根據這個思路，作者提出遞歸折疊結構的DMF如圖3所示。

　　該結構在遞歸延遲線的基礎上，折疊使用相關運算單元，從而用一個L/C抽頭的DMF完成L階匹配濾波運算。

　　圖3是一個1/2遞歸折疊濾波器，其參數為：L=8，R=8，C=2用1個4抽頭DMF時分復用實現了8階匹配濾波。時序分析與上節相似。不失一般性，假設在偶時刻輸入新樣本，那么在第0，2，4，6，…時刻MUX將輸入樣本推入延遲線，在第1，3，5，7，…時刻，MUX將保持寄存器中的樣本反饋到延遲線的入口。經過一段時間后，某個抽頭在偶時刻的樣本與其在下一時刻輸出的樣本在相位上將相差半個碼相位周期，因此在相鄰的時鐘周期內，加載到各抽頭的乘法系數也相差半個碼相位周期。累加器合并奇、偶時刻的部分相關結果，從而得到完整的結果.

　　圖4為l/4遞歸折疊濾波器的結構框圖。（參數為L=8，R=4，C=4）。時序更加復雜，在相鄰時鐘周期內，抽頭樣本之間的相位差為1/4碼周期.