當我們進入亞微米時代，我們正在受到一些重要的物理學定律限制，它們將改變工程師在成本和性能之間所做的折中。在90年代大多數時間里，模擬電路設計工程師喜歡"沿用"數字電路的光刻工藝，但在90年代后期，情況開始發生變化。

　　對于0.5μm以下的光刻工藝，允許的最大電源電壓也會降低。雖然這對數字電路設計工程師無足輕重，但它對模擬電路設計工程師產生了巨大影響。電源電壓降低使得存在不可避免的噪聲情況下保存模擬信號更為困難。每一次新的光刻工藝的尺寸減小都給模擬電路設計工程師增加了困難。另外， 器件幾何尺寸趨向于越來越小也導致制造成本不斷增加。

　　隨著時代的發展，電子工程師必須改變進行產品開發的思路。在有些情況下，模擬電路和數字電路不能繼續沿著同樣的不斷縮小尺寸的道路前進。為了應對這種挑戰，工程師必須小心謹慎地在器件間分配功能以便對效率、電路板面積和總體成本優化設計。在很多情況下，使用兩顆芯片要好于使用一顆芯片。關鍵的設計挑戰是選擇這些芯片之間的分界線。這種新的設計原理稱為靈巧分割，它主要涉及以下幾個原則：

　　要認識到由于制造的經濟性或驅動像同軸電纜或雙絞電話線這樣的現實世界負載的需要，一些模擬應用在低于目前電源電壓的條件下是不切實際的。在這些情況下，靈巧分割需要采用合適的高電壓技術分割模擬功能并且在最佳的CMOS平臺上實現數字功能。

　　要考慮待選分割設計所需要的接口帶寬。帶寬越高，功耗越大，從而產生的電磁干擾（EMI）也越大。靈巧分割通過將盡可能多的數字處理電路放到一個另外的模擬芯片上，能夠使接口帶寬最小，因而高速數據流不必傳輸到芯片外。在最佳的實際設計中，到芯片外的數據流傳輸可以通過串行總線進行，這樣還能節省引腳數。

　　要記住最終的芯片成本大部分依賴于制造晶片的產量。如果將一種具有極限允許誤差的模擬功能集成到一個新的芯片設計中，那么會降低該制造晶片最終產量。因此分離這種功能可能是有意義的，從而避免可測試性或下游成本問題的風險。

　　當意想不到的低產量使專用集成電路（ASIC）的設計不切實際時，要利用現有的設計。選擇最高水平可提供的集成，并且使用現場可編程門陣列（FPGA）完成該設計。

　　要研究完成新產品所需要的外部無源器件。為了求得一種同樣產品目標，可以通過使用包含無源器件的目前混合信號器件來取消許多外部無源器件。

　　靈巧分割并不意味著設計工程師必須回到90年代那種"數字功能放在一個芯片內，模擬功能放在另一個芯片內，存儲器放在第三個芯片內"的設計模式。器件尺寸并非不能更小，只是器件尺寸越來越小從經濟性上將會限制著越來越多的應用。這種情況就好比航空運輸，我們能夠使飛機飛得比聲音還快，但對于我們大多數人并沒有什么價值。

　　從以上原則考慮，靈巧分割這種設計原理不應當被看作是設計進步的障礙，而應當是為設計工程師發揮創造力提供了一個機會。靈巧分割將設計工程師從只是配置供貨商提供的器件中擺脫出來，去創造新的產品。它消除了僵化的思維方式和生搬硬套的解決問題的方式。掌握靈巧分割的公司將會通過發揮其設計、制造和軟件開發才能而在技術上獨樹一幟。