TTL與非門電路

　　基本TTL反相器不難改變成為多輸入端的與非門 。它的主要特點是在電路的輸入端采用了多發射極的BJT ，如下圖所示。器件中的每一個發射極能各自獨立地形成正向偏置的發射結 ，并可促使BJT進人放大或飽和區。兩個或多個發射極可以并聯地構成一大面積的組合發射極。

　　下圖是采用多發射極BJT用作３輸入端TTL與非門的輸入器件的一個實例。當任一輸入端為低電平時，T₁的發射結將正向偏置而導通，T₂將截止。結果將導致輸出為高電平。只有當全部輸入端為高電平時
，T₁將轉入倒置放大狀態，T₂和T₃均飽和，輸出為低電平。

TTL與非門的技術參數

1.傳輸特性

　　各種類型的TTL門電路，其傳輸特性大同小異，正如前面已經討論過的，這里不再討論。

2.輸入和輸出的高、低電壓

3.噪聲容限

　　噪聲容限表示門電路的抗干擾能力。
　　二值數字邏輯電路的優點在于它的輸入信號允許一定的容差。
　　高電平噪聲容限：V_NH＝V_OH－V_IH＝2.4V－2V＝0.4V
　　低電平噪聲容限：V_NL＝V_IL－V_OL＝0.8V－0.4V＝0.4V

4.扇入與扇出數

　　扇出數--門電路所能帶負載個數，與非門輸出端最多能接幾個同類的與非門。
　　扇出數No取決于負載類型
　　　　　　灌電流負載：負載電流從外電路流入與非門
　　　　　　拉電流負載：負載電流從與非門流向外電路
①灌電流工作情況
　　下圖表示TTL與非門的灌電流負載的情況。圖中左邊為驅動門,右邊為負載門，當驅動門的輸出端為邏輯0（低電壓V_OL）時，負載門由電源V_CC通過R_b1、T₁的發射結和輸入端有電流I_IL灌人驅動門T₃的集電極，這就是灌電流負載的由來。不難理解，當負載門的個數增加時，總的灌電流I_IL將增加，同時也將引起輸出低電壓V_OL的升高。前已述
及TTL門電路的標準輸出低電壓V_OL＝0.4V，這就限制了負載門的個數
。在輸出為低電平的情況下，所能驅動的同類門的個數由下式決定：

②拉電流工作情況
　　當驅動門的輸出為高電平時 ，將有電流I_IH。從驅動門拉出而流至負載門。當負載門的個數增多時，必將引起輸出高電壓的降低，但不得低于標準高電壓的低限值V_IH=2V。這樣，輸出為高電平時的扇出數可表示如下：

　　通常基本的TTL門電路，其扇出數約為10 ，而性能更好的門電路的扇出數最高可達30～50。
　　一般TTL器件的數據手冊中，并不給出出數 ，而須用計算或用實驗的方法求得，并注意在設計時留有余地，以保證數字電路或系統能正常地運行
　　通常，輸出低電平電流I_OL大于輸出高電平電流I_OH，N_OL不等于N_OH
，因而在實際工程設計中，常取二者中的最小值。

例：試計算基本的TTL與非門7410帶同類門時的扇出數。

解：
　　（1）從TTL數據手冊可查到7410的參數如下：

I_OL＝16mA，I_IL＝-1.6mA
I_OH＝16mA，I_IH＝-1.6mA

　　數據前的負號表示電流的流向，對于灌電流取負號，計算時只取絕對值。
　　（2）根據式（2.4.14）可計算低電平輸出時的扇出數

　　（3）根據式（2.4.I5）可計算高電平輸出時的扇出數

　　可見這時N_OL＝N_OH。如前所述，若N_OL＝N_OH。則取較小的作為電路的扇出數。
　　扇入數N_I取決于TTL門電路的輸入端個數。

5.傳輸延遲時間

　　這是一個表征門電路開關速度的參數，意味著門電路在輸入脈沖波形的作用下，其輸出波形相對于輸入波形延遲了多長時間。
　　假設在門電路的輸入端加入一脈沖波形、其幅度為0～V_CC(單位為V)。相應的的輸出波形如下圖所示。通常門電路輸出由低電平轉換高電平或者由高電平轉換到低電平所經歷的時間分別用t_PLH和t_PHL表示，有時也采用平均傳輸延遲時間這一參數，即t_Pd＝(t_PLH＋t_PHL)／2。

6.功耗

　　功耗是門電路重要參數之一。
　　功耗有靜態和動態之分。
　　所謂靜態功耗指的是當電路沒有狀態轉換時的功耗，即與非門空載時電源總電流I_CC與電源電壓V_CC的乘積。
　　當輸出為低電平時的功耗稱為空載導通功耗P_ON；
　　當輸出為高電平時的功耗稱為截止功耗P_OFF；
　　P_ON總比P_OFF大。
　　至于動態功耗，只發生在狀態轉換的瞬間，或者電路中有電容性負載時，例如TTL門電路約有5PF的輸入電容，由于電容的充、放電過程，將增加電路的損耗。
　　對于TTL門電路來說，靜態功耗是主要的。

7.延時一功耗積

　　理想的數字電路或系統，要求它既具有高速度，同時功耗又低。在工程實踐中，要實現這種理想情況是較難的。高速數字電路往往需要付出較大的功耗為代價。一種綜合性的指標叫做延時一功耗積，用符號DP表示，單位為焦耳，即DP＝t_PdP_D。
　　式中t_pd＝(t_PLH＋t_HL)／2，P_D為門電路的功耗，一個邏輯門器件的DP的值愈小，表明它的特性愈接于理想情況。

8. TTL集成門電路的封裝

(a)

(b)

　　圖(a)為14腳TTL集成門電路的封裝圖，圖(b)為其內部結構圖。