VCS-verilog compiled simulator是synopsys公司的產品.其仿真速度相當快,而且支持多種調用方式;使用的步驟和modelsim類似,都要先做編譯,再調用仿真.
Vcs包括兩種調試界面:Text-based:Command Line Interface(CLI) 和 GUI-based(VirSim);仿真主要的兩個步驟是編譯,運行:
>vcs design.v
//編譯verilog的源文件并且生成一個可執行文件simv
>simv
//運行simv
一般情況下都存在vcs 做編譯的時候的compile_time_options和運行時候的run_time_options,這些我們在下面再具體介紹.
一.VCS的三種調試模式
使用vcs存在三種調試模式:CLI調試模式,VirSim交互調試模式和VirSim后處理調試模式.下面舉例說明:
1. CLI調試模式
CLI調試模式存在兩種調用方法,一種是編譯后馬上執行,一種是把編譯執行分開處理
>vcs source.v +cli+3 –R –s
或者
>vcs source.v +cli+3
>simv source.v –s
其中 +cli+[1 2 3 4]是指調試時候交互調試的能力.
+cli+[<module_name>=]1|2|3|4
Enable CLI debugging.
1 enables you to see the values of nets and registers and deposit values to registers.
2 also enables breakpoints on value changes of nets and registers.
3 also enables you to force a value on nets.
4 also enables you to force a value on a register.
You can specify a module to enable CLI debugging only for instances of the module.
-line 能夠支持單步調試 但是這些都是會增加運行時間的.
這里不詳細介紹CLI 命令具體可以參考usrerguide.注意我們也可以把CLI的命令寫成一個script的文件在vcs編譯時調用.
>vcs source.v –R –s –include script_file
或者在cli下調用cli>source script_file
2. VirSim交互調試模式
啟動VirSim交互調試模式和調用CLI一樣也是有兩中方法.
>vcs source.v –RI –line +vcsd +cfgfile+filename
或者
>vcs source.v –I –line +vcsd
>vcs source.v -RIG +cfgfile+filename
其中-RI 作用有兩個:編譯生成可以在VirSim中可執行的文件并且編譯后馬上啟動Virsim;
要編譯成可以在VirSim中可執行的文件必須在編譯階段加-I,在要生成vcd或vpd時這個參數一定要添加;-RIG通過一個已編譯完成的默認的simv文件啟動Virsim,在啟動之前一定要通過vcs –RI或者-I對源文件做過編譯.
使用vcs編譯源文件之后會發現目錄下多了simv和/csrc等文件,其中simv是默認的可執行文件,可以在vcs做編譯的時候 –o filename改變輸出的名字,/csrc是存的增量編譯的結果,/simv.daidir如果設置中使用到了PLI就會創建.
具體如何使用VirSim做交互調試這里也不具體介紹,可以參考VirSim的userguide和vcs安裝下面的doc的tutorial.
3. VirSim的后處理調試模式
注意什么時候用后處理調試模式,什么時候使用交換模式那?在初步仿真的過程使用交互模式,若是調試一個成熟的設計或者很多人一起做調試這樣子可以使用post-processing mode.其主要的方法是通過仿真運行dump數據在vcd或者vpd文件中,運行結束后通過vcd或者vpd觀察運行過程的情況,交互調試能力相對較差,但是通過記錄的數據可以觀察出其中異常的地方;也就是包括兩個步驟Write VCD+ file,View result.
>vcs source.v –line –R -PP +vcsd
其中-R自動運行并且生成vcd+文件
-PP編譯的時候是faster VirSim post_processing
>VCS –RPP source.v +vpdfile+vcdplus.vpd
注意:VirSim只能處理VCD+ file.VCD文件可以被轉換成VCD+格式的文件.
VCD+和VCD有什么不一樣那?更快,更小.
VCD+系統任務可以在testbench中使用也可以在仿真的時候添加.(注意使用到這些系統函數時,在vcs編譯的時候一定要添加-I或者-RI.)
$vcdpluson(level_number,module_instance,….|net_or reg,….)
level_numbers
指定記錄的層次
0- 記錄整個指定module_instance的所有信號
1- 記錄指定module_instance頂層信號
n- 記錄從頂層開始到下面的n層例化模塊的信號
module_instance 指定例化名
net_ or reg 指定特定的wire或者reg作為記錄的對象,默認是所有信號.
$vcdplusoff(module_instance,….|net_ or reg,…)
其他系統函數可以參見VCS quick reference.
二. 其他情況
注意區別的兩個方面:
1. –R –I 不同于-RI
-R –I是編譯成VirSim的可執行文件而且馬上運行仿真, -RI是編譯成VirSim的可執行文件并且調用VirSim.
2. –R –PP 不同于-RPP
-R –PP是編譯成VirSim的可執行文件并且在運行的時候加快輸出VCD+文件
-RPP是在存在VCD+的條件下調用VirSim進行post processing的調試.
門級仿真需要反標SDF文件,可以在testbench中添加$sdf_annotate系統函數.并且在編譯的時候注意要使用standcell的仿真庫.
VCS的調試模式
- VCS(9413)
相關推薦
求大佬分享VCS/Verdi 2014或者2018版本的安裝包
x求哪位好心大佬分享VCS/Verdi 2014或者2018版本的安裝包啊??最好還有相應的安裝教程,跪謝!!!!
2021-06-21 06:33:15
基于linux系統實現的vivado調用VCS仿真教程
在linux系統上實現vivado調用VCS仿真教程 作用:vivado調用VCS仿真可以加快工程的仿真和調試,提高效率。 前期準備:確認安裝vivado軟件和VCS軟件 VCS軟件最好安裝
2018-07-05 03:30:0010452
vcs和verdi的調試及聯合仿真案例
若想用Verdi觀察波形,需要在仿真時生成fsdb文件,而fsdb在vcs或者modelsim中的生成是通過兩個系統調用$fsdbDumpfile $fsdbDumpvars來實現的。
2020-09-22 15:01:557459
VCS實用技巧分享
VCS是編譯型verilog仿真器,VCS先將verilog/systemverilog文件轉化為C文件,在linux下編譯生成的可執行文./simv即可得到仿真結果。
2023-05-30 09:26:05463
什么是VCS
VCS是編譯型Verilog模擬器,它完全支持OVI標準的Verilog HDL語言、PLI和SDF。VCS具有目前行業中最高的模擬性能,其出色的內存管理能力足以支持千萬門級的ASIC設計,而其模擬精度也完全
2010-07-28 16:28:3512400
EDA仿真:VCS編譯Xilinx仿真步驟
選擇VCS,再指定庫文件存放的路徑;如果VCS的環境變量設置好了,那么會自動跳出Simulator executable path的路徑的。
2023-03-31 10:21:43613
淺談VCS的兩種仿真flow
幾乎所有的芯片設計、芯片驗證工程師,每天都在和VCS打交道,但是由于驗證環境的統一化管理,一般將不同的編譯仿真選項集成在一個文件里,只需要一兩個人維護即可。所以大部分人比較少有機會去深入地學習VCS的仿真flow。基于此,本文將介紹VCS仿真的 兩種flow ,概述這兩種flow分別做了哪些事!
2023-01-10 11:20:381430
SpinalHDL運行VCS+Vivado相關仿真
本篇文章來源于微信群中的網友,分享下在SpinalHDL里如何絲滑的運行VCS跑Vivado相關仿真。自此仿真設計一體化不是問題。
2022-08-10 09:15:171702
如何用vcs+verdi仿真Verilog文件
我們以一個簡單的加法器為例,來看下如何用vcs+verdi仿真Verilog文件并查看波形。
源文件內容如下:
2023-05-11 17:03:36652
使用VCS兩種仿真flow的基本步驟
VCS是一個高性能、高容量的編譯代碼仿真器,它將高級抽象的驗證技術集成到一個開放的本地平臺中。它能夠分析、編譯和編譯Verilog、VHDL、SystemVerilog和OpenVera所描述
2022-05-07 14:20:573333
記錄VCS仿真的IP核只有VHDL文件的解決方法
使用VCS仿真Vivado里面的IP核時,如果Vivado的IP核的仿真文件只有VHDL時,仿真將變得有些困難,VCS不能直接仿真VHDL
2023-06-06 11:15:35951
使用VCS仿真Vivado IP核時遇到的問題及解決方案
前年,發表了一篇文章《VCS獨立仿真Vivado IP核的一些方法總結》(鏈接在參考資料1),里面簡單講述了使用VCS仿真Vivado IP核時遇到的一些問題及解決方案,發表之后經過一年多操作上也有些許改進,所以寫這篇文章補充下。
2022-08-29 14:41:551264
調試STM32時能下載程序但調試模式(debug)無法進入main函數問題
調試STM32時能下載程序但調試模式(debug)無法進入main函數問題 今天調試程序時,突然發現程序不正常,然后給板子插上JTAG調試器,連上電腦,進入Debug模式,竟然無法進入主程序,連
2021-12-01 13:36:0716
新思科技采用VCS 與 Verdi 結合,推出與眾不同的芯片設計
Graphcore 芯片業務副總裁 Phil Horsfield 說:“為了對我們的 IPU 加速器進行全面驗證,需要每天進行涵蓋數以千計的復雜測試場景的仿真回歸分析。新思科技 VCS
2020-08-28 15:22:162964
遞歸算法的設計模式與調試
文中提出一種通用遞歸算法的設計模式,并結合實例說明該模式的應用方法和有效性,為研究遞歸算法提供了有效的解決方案,可推廣性強。同時給出了遞歸程序在調試過程中的一些方法和
2011-11-03 15:04:4824
STM32低功耗模式的調試
低功耗模式的調試型號:STM32L452RET6規格:64PINSTM32支持3種低功耗模式:1.第一種就是睡眠模式,這種模式,電壓調節器開啟,內核停止運行,外設保持運行狀態。這種模式一般適用于等待
2021-12-31 19:01:352
EDA工具vcs2014.03的環境搭建
由于vcs2014只支持gcc4.4的版本,而ubuntu16.4的gcc是5.4,所以需要先把gcc的版本降到4.4。
2018-12-02 09:23:483735
petalinux(二)開啟petalinux內核調試模式
獲得基于調試模式的petalinux,需要一些特定的配置設定,有一些特定的配置需要設置為了獲取PetaLinux基于內核調試工作。
2017-11-18 13:46:4610174
嵌入式遠程調試器保護模式下調試功能
嵌入式遠程調試器為嵌入式系統開發者提供了一個友好的軟件調試平臺。探討了保護模式下的用戶目標程序的調試方法。并詳細闡述如何運用運行在遠程設備上的監控程序實現實模式下
2011-12-01 16:01:3636
實例分析LINUX系統的靜/動態集成調試模式
現有的嵌入式LINUX系統開發過程中,所有的工程師都疲憊于使用兩種不同的調試模式分別調試系統的內核和應用程序。首先通過一個JTAG調試工具來配置和啟動LINUX系統;嵌入式LINUX系統正常運行起來
2017-11-06 11:00:540
VCS獨立仿真Vivado IP核的一些方法總結
最近,需要使用VCS仿真一個高速并串轉換的Demo,其中需要用到Vivado的SelectIO IP核以及IDELAYCTRL,IDELAY2原語。而此前我只使用VCS仿真過Quartus的IP核。
2023-06-06 11:09:561008
智能手機usb調試在哪_usb調試模式怎么打開
打開各手機論壇,看到許多朋友在問usb調試在哪?usb調試模式怎么打開?USB調試是Android系統提供的一個用于開發工作的功能軟件,在每個Android系統上都會自帶,USB調試主要作用是在 在
2012-09-24 15:26:00534406
vcs學習筆記(常用選項/仿真流程/代碼覆蓋率/綜合后仿真/圖一樂技巧)
VCS是編譯型verilog仿真器,VCS先將verilog/systemverilog文件轉化為C文件,在linux下編譯生成的可執行文./simv即可得到仿真結果。
2022-05-23 16:04:456545
AImotive采用新思科技VCS?仿真和Verdi?調試驗證其下一代自動駕駛
新思科技(Synopsys, Inc., 納斯達克股票代碼:SNPS)近日宣布,AImotive已采用新思科技VCS?仿真和Verdi?調試(Verification Continuum?平臺
2021-01-13 15:57:341704
利用vcs+verdi仿真工具蜂鳥E200系列處理器仿真分析
開源RISC-V Hummingbird E203(蜂鳥E203)的仿真工具是開源的iverilog,這里利用vcs+verdi仿真工具進行仿真;
2022-11-17 10:28:361531
PLC CPU的三種工作模式
CPU有三種工作模式,分別為:調試,已鎖定和可操作。 三種工作模式可以通過:在線->工作模式 設置。 調試:新建的工程默認進入此模式。在調試模式下,可添加斷點、給變量強制值,以及啟動或停止PLC程序
2023-03-08 15:54:001391
如何使用Synopsys VCS仿真器進行ZYNQ BFM IPI設計仿真
了解如何使用Vivado中的Synopsys VCS仿真器使用ZYNQ BFM IPI設計運行仿真。
我們將演示如何編譯仿真庫,為IP或整個項目生成仿真腳本,然后運行仿真。
2018-11-29 06:59:004339
如何使用Vivado中的Synopsys VCS仿真器進行仿真
了解如何使用Vivado中的Synopsys VCS仿真器使用MicrBlaze IPI設計運行仿真。
我們將演示如何編譯仿真庫,為IP或整個項目生成仿真腳本,然后運行仿真。
2018-11-29 06:57:006584
VCS獨立仿真Vivado IP核的一些方法總結
前年,發表了一篇文章《VCS獨立仿真Vivado IP核的一些方法總結》(鏈接在參考資料1),里面簡單講述了使用VCS仿真Vivado IP核時遇到的一些問題及解決方案,發表之后經過一年多操作上也有
2021-03-22 10:31:163027
VCS ICO的主要功能有哪些呢?
ico是vcs提供的用于優化覆蓋率的feature;一般用戶通過dist solver bofore等約束了變量的隨機概率,而ico會在用戶約束的基礎上,做一些自動“修正”,以此來優化隨機激勵,提高隨機多樣性,加速覆蓋率收斂,縮短 turn-around time TAT。
2023-09-19 14:59:31270
評論
查看更多