51單片機是對所有兼容Intel 8031指令系統的單片機的統稱。該系列單片機的始祖是Intel的8004單片機，后來隨著Flash rom技術的發展，8004單片機取得了長足的進展，成為應用最廣泛的8位單片機之一，其代表型號是ATMEL公司的AT89系列，它廣泛應用于工業測控系統之中。很多公司都有51系列的兼容機型推出，今后很長的一段時間內將占有大量市場。51單片機是基礎入門的一個單片機，還是應用最廣泛的一種。需要注意的是51系列的單片機一般不具備自編程能力。

51單片機P0端口的結構及工作原理

P0端口8位中的一位結構圖見下圖：

由上圖可見，P0端口由鎖存器、輸入緩沖器、切換開關、一個與非門、一個與門及場效應管驅動電路構成。再看圖的右邊，標號為P0.X引腳的圖標，也就是說P0.X引腳可以是P0.0到P0.7的任何一位，即在P0口有8個與上圖相同的電路組成。

作為I/O端口使用時的工作原理

P0口作為I/O端口使用時，多路開關的控制信號為0（低電平），看上圖中的線線部份，多路開關的控制信號同時與與門的一個輸入端是相接的，我們知道與門的邏輯特點是“全1出1，有0出0”那么控制信號是0的話，這時與門輸出的也是一個0（低電平），與讓的輸出是0，V1管就截止，在多路控制開關的控制信號是0（低電平）時，多路開關是與鎖存器的Q非端相接的（即P0口作為I/O口線使用）。

P0口用作I/O口線，其由數據總線向引腳輸出（即輸出狀態Output）的工作過程：當寫鎖存器信號CP 有效，數據總線的信號→鎖存器的輸入端D→鎖存器的反向輸出Q非端→多路開關→V2管的柵極→V2的漏極到輸出端P0.X。前面我們已講了，當多路開關的控制信號為低電平0時，與門輸出為低電平，V1管是截止的，所以作為輸出口時，P0是漏極開路輸出，類似于OC門，當驅動上接電流負載時，需要外接上拉電阻。

下圖就是由內部數據總線向P0口輸出數據的流程圖（紅色箭頭）。

P0口用作I/O口線，其由引腳向內部數據總線輸入（即輸入狀態Input）的工作過程： 數據輸入時（讀P0口）有兩種情況

1、讀引腳

讀芯片引腳上的數據，讀引腳數時，讀引腳緩沖器打開（即三態緩沖器的控制端要有效），通過內部數據總線輸入，請看下圖（紅色簡頭）。

2、讀鎖存器

通過打開讀鎖存器三態緩沖器讀取鎖存器輸出端Q的狀態，請看下圖（紅色箭頭）：

在輸入狀態下，從鎖存器和從引腳上讀來的信號一般是一致的，但也有例外。例如，當從內部總線輸出低電平后，鎖存器Q=0，Q非=1，場效應管T2開通，端口線呈低電平狀態。此時無論端口線上外接的信號是低電乎還是高電平，從引腳讀入單片機的信號都是低電平，因而不能正確地讀入端口引腳上的信號。又如，當從內部總線輸出高電平后，鎖存器Q=1，Q非=0，場效應管T2截止。如外接引腳信號為低電平，從引腳上讀入的信號就與從鎖存器讀入的信號不同。為此，8031單片機在對端口P0一P3的輸入操作上，有如下約定：為此，8051單片機在對端口P0一P3的輸入操作上，有如下約定：凡屬于讀-修改-寫方式的指令，從鎖存器讀入信號，其它指令則從端口引腳線上讀入信號。

讀-修改-寫指令的特點是，從端口輸入（讀）信號，在單片機內加以運算（修改）后，再輸出（寫）到該端口上。下面是幾條讀--修改-寫指令的例子。

ANL P0，#立即數;P0→立即數P0 ORL P0，A P0→AP0 INC P1 P1+1→P1 DEC P3 P3-1→P3 CPL P2 P2→P2

這樣安排的原因在于讀-修改-寫指令需要得到端口原輸出的狀態，修改后再輸出，讀鎖存器而不是讀引腳，可以避免因外部電路的原因而使原端口的狀態被讀錯。

P0端口是8031單片機的總線口，分時出現數據D7一D0、低8位地址A7一AO，以及三態，用來接口存儲器、外部電路與外部設備。P0端口是使用最廣泛的I/O端口。

作為地址/數據復用口使用時的工作原理

在訪問外部存儲器時P0口作為地址/數據復用口使用。

這時多路開關‘控制’信號為‘1’，‘與門’解鎖，‘與門’輸出信號電平由“地址/數據”線信號決定;多路開關與反相器的輸出端相連，地址信號經“地址/數據”線→反相器→V2場效應管柵極→V2漏極輸出。

例如：控制信號為1，地址信號為“0”時，與門輸出低電平，V1管截止;反相器輸出高電平，V2管導通，輸出引腳的地址信號為低電平。請看下圖（蘭色字體為電平）：

反之，控制信號為“1”、地址信號為“1”，“與門”輸出為高電平，V1管導通;反相器輸出低電平，V2管截止，輸出引腳的地址信號為高電平。請看下圖（蘭色字體為電平）：

可見，在輸出“地址/數據”信息時，V1、V2管是交替導通的，負載能力很強，可以直接與外設存儲器相連，無須增加總線驅動器。

P0口又作為數據總線使用。在訪問外部程序存儲器時，P0口輸出低8位地址信息后，將變為數據總線，以便讀指令碼（輸入）。

在取指令期間，“控制”信號為“0”，V1管截止，多路開關也跟著轉向鎖存器反相輸出端Q非;CPU自動將0FFH（11111111，即向D鎖存器寫入一個高電平‘1’）寫入P0口鎖存器，使V2管截止，在讀引腳信號控制下，通過讀引腳三態門電路將指令碼讀到內部總線。請看下圖

如果該指令是輸出數據，如MOVX @DPTR，A（將累加器的內容通過P0口數據總線傳送到外部RAM中），則多路開關“控制”信號為‘1’，“與門”解鎖，與輸出地址信號的工作流程類似，數據據由“地址/數據”線→反相器→V2場效應管柵極→V2漏極輸出。

如果該指令是輸入數據（讀外部數據存儲器或程序存儲器），如MOVX A，@DPTR（將外部RAM某一存儲單元內容通過P0口數據總線輸入到累加器A中），則輸入的數據仍通過讀引腳三態緩沖器到內部總線，其過程類似于上圖中的讀取指令碼流程圖。

通過以上的分析可以看出，當P0作為地址/數據總線使用時，在讀指令碼或輸入數據前，CPU自動向P0口鎖存器寫入0FFH，破壞了P0口原來的狀態。因此，不能再作為通用的I/O端口。大家以后在系統設計時務必注意，即程序中不能再含有以P0口作為操作數（包含源操作數和目的操作數）的指令。