在實際的數字系統中往往包含大量的存儲單元，而且經常要求他們在同一時刻同步動作，為達到這個目的，在每個存儲單元電路上引入一個時鐘脈沖（CLK）作為控制信號，只有當CLK到來時電路才被“觸發”而動作，并根據輸入信號改變輸出狀態。把這種在時鐘信號觸發時才能動作的存儲單元電路稱為觸發器，以區別沒有時鐘信號控制的鎖存器。

jk觸發器功能描述

JK觸發器邏輯簡圖如下圖所示

JK觸發器和觸發器中最基本的RS觸發器結構相似，其區別在于，RS觸發器不允許R與S同時為1，而JK觸發器允許J與K同時為1。當J與K同時變為1的同時，輸出的值狀態會反轉。也就是說，原來是0的話，變成1；原來是1的話，變成0。對應表如下：

主從JK觸發器工作特性

建立時間：是指輸入信號應先于CP信號到達的時間，用tset表示。J、K信號只要不遲于CP信號到達即可，因此有tset=0。

保持時間：為保證觸發器可靠翻轉，輸入信號需要保持一定的時間。保持時間用tH表示。如果要求CP=1期間J、K的狀態保持不變，而CP=1的時間為tWH，則應滿足：tH≥tWH。

傳輸延遲時間：若將從CP下降沿開始到輸出端新狀態穩定地建立起來的這段時間定義為傳輸時間，則有：tPLH=3tpdtPHL=4tpd最高時鐘頻率：因為主從觸發器都是由兩個同步RS觸發器組成的，所以由同步RS觸發器的動態特性可知，為保證主觸發器的可靠翻轉，CP高電平的持續時間tWH應大于3tpd。同理，為保證從觸發器能可靠地翻轉，CP低電平的持續時間tWL也應大于3tpd。因此，時鐘信號的最小周期為：Tc（min）≥6tpd最高時鐘頻率fc（max）≤1/6tpd。

主從JK觸發器電路圖

主從JK觸發器特點

1.主從JK觸發器具有置位、復位、保持（記憶）和計數功能；

2.主從JK觸發器屬于脈沖觸發方式，觸發翻轉只在時鐘脈沖的負跳變沿發生；

3.不存在約束條件，但存在一次變化現象。

4.產生一次變化的原因是因為在CP=1期間，主觸發器一直在接收數據，但主觸發器在某些條件下（Q=0，CP=1期間J端出現正跳沿干擾或Q=1，CP=1期間K端出現正跳沿干擾），不能完全隨輸入信號的變化而發生相應的變化，以至影響從觸發器 狀態與輸入信號的不對應。