vhdl語言的操作符

　　VHDL提供了多種預定義的運算操作符：

　　1.賦值運來算符：賦值運算符用來給信號、變量和常數賦值。

　　2.邏輯操作符：邏輯運算的操作數必須是BIT，STD_LOGIC或STD_ULOGIC類型源的數據（或者是這些數據類型的擴展，即BIT_VECTOR，STD_LOGIC_VECTOR或STD_ULOGIC_VECTOR）。

　　3.算術操作符：用來執行算知術運算操作。操作數可以是INTEGER，SIGNED，UNSIGNED或REAL數據類型，其中REAL類型是不可綜合的。如果聲明了ieee庫中的包集std_logic_signed和std_logic_unsigned，即可對STD_LOGIC_VECTOR類型的數據進行加法和減法運算。

　　4.關系操作符： 操作數必須是BIT， BIT_VECTOR， INTEGER。

　　5.并置操作符 ： 并置運算符用于位和位矢量道的拼接，其操作數可以是支持邏輯運算的任何數據。

　　vhdl語言有什么用

　　VHDL（高速集成電路硬件描述語言）是為了給數字電路的描述與模擬提供一個基本的標準。VHDL語言作為高級硬件行為描述型語言，如今已經廣泛被應用到FPGA/CPLD和ASIC中的設計。

　　VHDL是一種用來描述數字邏輯系統的“編程語言”。它通過對硬件行為的直接描述來實現對硬件的物理實現，代表了當今硬件設計的發展方向。VHDL是為了滿足邏輯設計過程中的各種需求而設計的。

　　第一，它是可以用來描述邏輯設計的結構，比如邏輯設計中有多少個子邏輯，而這些子邏輯又是如何連接的。除此之外，VHDL并不十分關心一個具體邏輯依靠何種方式實現，而是把開發者的精力集中到邏輯所實現的功能上。

　　第二，VHDL采用類似高級語言的語句格式完成對硬件行為的描述，具備更強的模塊化能力，并擁有良好的可讀性以及程序的移植性。另外，VHDL淡化狀態機，與或表達式等早一代硬件描述語言中的元素，用更類似于高級語言的表達式取代。這些也是為什么把VHDL稱為“編程語言”的原因。

　　第三，VHDL給出邏輯的模擬與調試為設計工作提供了最大的空間。VHDL調試的過程是相當靈活的：一方面可以使用傳統的調試方法，比如適用傳統的波形激勵或編寫測試向量；另一方面，可以使用一些VHDL原碼調試器，這類調試器可以大大加快VHDL程序調試的速度，因為它可以像調試軟件一樣單步跟蹤調試每一條語句，并且可以設置斷點，觀察內部變量等。這些功能是傳統的調試仿真方法所不具備的。這種調試器比較著名的有Aldec的Active-HDL。擁有高效率的生成代碼，能夠節省大量的資源。甚至不必編寫任何測試向量便可以進行源代碼級的調試。而且，設計者可以非常方便地比較各種方案之間的可行性及其優劣而不需做任何實際的電路實驗。

　　鑒于VHDL具有以上諸多優點，只要開發者具備一定的高級語言程序設計基礎，擁有Pascal、C等計算機高級語言的基礎，同時又了解一些基本數字電路的設計方法，在此基礎上來學習VHDL程序設計應該是比較容易的，可以輕松地掌握VHDL使硬件工作軟件化。現代電子系統設計人員應該把VHDL語言作為一種基礎知識來學習，并要求能夠熟練地使用EDA的設計工具。

　　小編推薦閱讀：

　　vhdl語言怎么仿真_vhdl語言的基本結構

　　什么是vhdl語言_簡述vhdl語言的特點