AXI Stream接口方式，該接口對于用戶來說，不需要關心地址。僅需要：幀開始（tuser），行結束（tlast），輸出數據（tdata），輸出有效（tvalid）,輸出準備好（tready）這五個信號。

但是AXI Interconnect IP只能連接memory map傳輸，并不能直接連接AXI Stream接口數據，所以只能繼續加一個AXI Stream轉接到memory map的DMA，這就是官方的也有的Video DMA IP。

VDMA的結構如下圖：

其實大概可以看出這么幾個接口，AXI-lite，AXI Memory Map write，AXI Memory Map read，AXI Stream Write(S2MM)，AXI Stream Read(MM2S)。
AXI-lite：作用是通過PS來配置VDMA ip。
AXI Memory Map write: 映射到存儲器寫
AXI Memory Map read：映射到存儲器讀
AXI Stream Write(S2MM)：AXI Stream視頻流寫入圖像
AXI Stream Read(MM2S)：AXI Stream視頻流讀出圖像

這樣我們基本上大概知道視頻流怎么進入到內存中了，先采集圖像，然后圖像數據轉換成AXI Stream接口，然后通過VDMA轉換成memory map，通過AXI Interconnect進入到HP口，通過HP口進入到Programmable Logic to Memory Interconnect，然后通過內存控制器進入到內存。

axi與axis是AXI4總線中通信復雜度較低的兩條總線，最大開發難度存在于axi的控制平面向axis的數據平面下發參數時，由于axi與axis時鐘頻率不同而產生的跨時鐘域數據傳輸問題。