Instruction Register (IR) 指令寄存器

指令寄存器的目的是通過 TDI 信號移入指令。另外，指令寄存器還可以在新指令完全移入之前，存儲當(dāng)前的指令。

一般情況下，一個 IR 會圖 1 中的那樣，包含兩個寄存器。Hold 寄存器存儲的是前一條指令，Shift 寄存器用于在不影響前一條指令的情況下，移入下一條指令。

圖 1- 數(shù)據(jù)寄存器頂層示意圖

指令寄存器的控制信號來自于 TAP 控制器，具體的控制信號數(shù)值取決于當(dāng)前 FSM 狀態(tài)機的狀態(tài)，使指令寄存器工作 Shift 寄存器移入/移出指令（即 Shift-IR 狀態(tài)下的串行更新過程），或者使 Shift 寄存器的內(nèi)容傳遞到 Hold 寄存器中（即 Update-IR 狀態(tài)下的并行更新過程）。

假設(shè)一個 4 比特長度的指令寄存器，如果要向其中裝填的一個數(shù)值，比如 4‘b1100，那么需要以下幾個步驟：

控制 TMS 信號輸入以下序列，使?fàn)顟B(tài)機從 “Test Logic Reset” 狀態(tài)轉(zhuǎn)入 "Shift-IR" 狀態(tài)：

TMS = 0 (1st clock)

TMS = 1 (2nd clock)

TMS = 1 (3rd clock)

TMS = 0 (4th clock)

TMS = 0 (5th clock)

在 "Shift-IR" 狀態(tài)時，在接下來的 3 個時鐘周期內(nèi)保持 TMS = 0，并通過 TDI 串行移入指令數(shù)值（4'b1100）。NOTE：這里使用 3 個時鐘周期就移入了 4 比特數(shù)據(jù)，這是因為數(shù)據(jù) 4'b1100 的 LSB （即比特 0）在第四個時鐘周期后出現(xiàn)在 TDI 端口上，這樣在第五個時鐘周期 FSM 進(jìn)入"Shift-IR" 狀態(tài)時就會將 LSB 移入。最終，數(shù)據(jù)的最后一比特 MSB 會在第八個時鐘周期移入。

控制 TMS 信號輸入以下序列，使?fàn)顟B(tài)機從 "Shift-IR" 狀態(tài)移入 “Update-IR” 狀態(tài)：

在 FSM 進(jìn)入 “Update-IR” 狀態(tài)后，Shift 寄存器中的數(shù)值（4'1100）會并行地被加載到 Hold 寄存器。此時，該指令將可以被指令譯碼器讀取。

TMS = 1 (9th clock)

TMS = 1 (10th clock)

Instruction Decoder 指令譯碼器

指令寄存器（IR）中的指令會被傳輸給指令譯碼邏輯，譯碼邏輯會根據(jù)指令選取下一步 JTAG 操作的目標(biāo)數(shù)據(jù)寄存器。

我們給每個數(shù)據(jù)寄存器都分配了一個不同的指令碼數(shù)值。當(dāng)選擇某個數(shù)據(jù)寄存器時，會將其對應(yīng)的指令裝填到指令寄存器中，隨后指令譯碼器將譯碼該指令碼，并建立其一條 TDI/TDO 和對應(yīng)數(shù)據(jù)寄存器之間的通路。

假設(shè)我們的 JTAG 模塊中有兩個數(shù)據(jù)寄存器 DR-1 和 DR-2，以及一個 4 比特寬度的指令寄存器。所以我們將給每個數(shù)據(jù)寄存器指定一個指令碼以及對應(yīng)的指令，比如：

DR-1 ( opcode = 4’b0010)

DR-2 ( opcode = 4’b0011)

NOTE：采用 4 比特指令碼，是因為該 JTAG 指令譯碼器位寬為 4 比特。

如果我們想通過 JTAG 訪問 DR-2，那么我們需要在指令譯碼器中裝填數(shù)值 4'b0011，指令譯碼器將可以譯碼該數(shù)值，并選中 DR-2。

編輯：黃飛