電子發(fā)燒友App
Verilog HDL是一種硬件描述語言（HDL:Hardware Description Language），以文本形式來描述數字系統(tǒng)硬件的結構和行為的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數字邏輯系統(tǒng)所完成的邏輯功能。 Verilog HDL和VHDL是世界上最流行的兩種硬件描述語言，都是在20世紀80年代中期開發(fā)出來的。前者由Gateway Design Automation公司（該公司于1989年被Cadence公司收購）開發(fā)。兩種HDL均為IEEE標準。
串口通信是目前比較重要的一種通信方式，主要是用于計算機和外部的通信。首先簡單的介紹一下串口通信的原理：
串口用于ASCII碼字符的傳輸。通信使用3根線完成：（1）地線（GND），（2）發(fā)送（TXD），（3）接收（RXD）。由于串口通信是異步的，端口能夠在一根線上發(fā)送數據同時在另一根線上接收數據。其它線用于握手，但是不是必須的。串口通信最重要的參數是波特率、數據位、停止位和奇偶校驗位。對于兩個進行通信的端口，這些參數必須匹配： a，波特率：這是一個衡量通信速度的參數。它表示每秒鐘傳送的bit的個數。例如300波特表示每秒鐘發(fā)送300個bit。當我們提到時鐘周期時，我們就是指波特率例如如果協(xié)議需要4800波特率，那么時鐘是4800Hz。這意味著串口通信在數據線上的采樣率為4800Hz。通常電話線的波特率為14400，28800和36600。波特率可以遠遠大于這些值，但是波特率和距離成反比。高波特率常常用于放置的很近的儀器間的通信，典型的例子就是GPIB設備的通信。 b，數據位：這是衡量通信中實際數據位的參數。當計算機發(fā)送一個信息包，實際的數據不會是8位的，標準的值是5、7和8位。如何設置取決于你想傳送的信息。比如，標準的ASCII碼是0～127（7位）。擴展的ASCII碼是0～255（8位）。如果數據使用簡單的文本（標準 ASCII碼），那么每個數據包使用7位數據。每個包是指一個字節(jié)，包括開始/停止位，數據位和奇偶校驗位。由于實際數據位取決于通信協(xié)議的選取，術語“包”指任何通信的情況。 c，停止位：用于表示單個包的最后一位。典型的值為1，1.5和2位。由于數據是在傳輸線上定時的，并且每一個設備有其自己的時鐘，很可能在通信中兩臺設備間出現了小小的不同步。因此停止位不僅僅是表示傳輸的結束，并且提供計算機校正時鐘同步的機會。適用于停止位的位數越多，不同時鐘同步的容忍程度越大，但是數據傳輸率同時也越慢。 d，奇偶校驗位：在串口通信中一種簡單的檢錯方式。有四種檢錯方式：偶、奇、高和低。當然沒有校驗位也是可以的。對于偶和奇校驗的情況，串口會設置校驗位（數據位后面的一位），用一個值確保傳輸的數據有偶個或者奇?zhèn)€邏輯高位。例如，如果數據是011，那么對于偶校驗，校驗位為0，保證邏輯高的位數是偶數個。如果是奇校驗，校驗位位1，這樣就有3個邏輯高位。高位和低位不真正的檢查數據，簡單置位邏輯高或者邏輯低校驗。這樣使得接收設備能夠知道一個位的狀態(tài)，有機會判斷是否有噪聲干擾了通信或者是否傳輸和接收數據是否不同步
以下是用Verilog編寫的串口UART程序
==========================================================================
//-----------------------------------------------------
// Design Name ： uart
// File Name ： uart.v
// Coder ： Deepak Kumar Tala
//-----------------------------------------------------
module uart （
reset ，
txclk ，
ld_tx_data ，
tx_data ，
tx_enable ，
tx_out ，
tx_empty ，
rxclk ，
uld_rx_data ，
rx_data ，
rx_enable ，
rx_in ，
rx_empty
）;
// Port declarations
input reset ;
input txclk ;
input ld_tx_data ;
input ［7:0］ tx_data ;
input tx_enable ;
output tx_out ;
output tx_empty ;
input rxclk ;
input uld_rx_data ;
output ［7:0］ rx_data ;
input rx_enable ;
input rx_in ;
output rx_empty ;
// Internal Variables
reg ［7:0］ tx_reg ;
reg tx_empty ;
reg tx_over_run ;
reg ［3:0］ tx_cnt ;
reg tx_out ;
reg ［7:0］ rx_reg ;
reg ［7:0］ rx_data ;
reg ［3:0］ rx_sample_cnt ;
reg ［3:0］ rx_cnt ;
reg rx_frame_err ;
reg rx_over_run ;
reg rx_empty ;
reg rx_d1 ;
reg rx_d2 ;
reg rx_busy ;
// UART RX Logic
always @ （posedge rxclk or posedge reset）
if （reset） begin
rx_reg 《= 0;
rx_data 《= 0;
rx_sample_cnt 《= 0;
rx_cnt 《= 0;
rx_frame_err 《= 0;
rx_over_run 《= 0;
rx_empty 《= 1;
rx_d1 《= 1;
rx_d2 《= 1;
rx_busy 《= 0;
end else begin
// Synchronize the asynch signal
rx_d1 《= rx_in;
rx_d2 《= rx_d1;
// Uload the rx data
if （uld_rx_data） begin
rx_data 《= rx_reg;
rx_empty 《= 1;
end
// Receive data only when rx is enabled
if （rx_enable） begin
// Check if just received start of frame
if （！rx_busy && ！rx_d2） begin
rx_busy 《= 1;
rx_sample_cnt 《= 1;
rx_cnt 《= 0;
end
// Start of frame detected， Proceed with rest of data
if （rx_busy） begin
rx_sample_cnt 《= rx_sample_cnt + 1;
// Logic to sample at middle of data
if （rx_sample_cnt == 7） begin
if （（rx_d2 == 1） && （rx_cnt == 0）） begin
rx_busy 《= 0;
end else begin
rx_cnt 《= rx_cnt + 1;
// Start storing the rx data
if （rx_cnt 》 0 && rx_cnt 《 9） begin
rx_reg［rx_cnt - 1］ 《= rx_d2;
end
if （rx_cnt == 9） begin
rx_busy 《= 0;
// Check if End of frame received correctly
if （rx_d2 == 0） begin
rx_frame_err 《= 1;
end else begin
rx_empty 《= 0;
rx_frame_err 《= 0;
// Check if last rx data was not unloaded，
rx_over_run 《= （rx_empty） ？ 0 ： 1;
end
end
end
end
end
end
if （！rx_enable） begin
rx_busy 《= 0;
end
end
// UART TX Logic
always @ （posedge txclk or posedge reset）
if （reset） begin
tx_reg 《= 0;
tx_empty 《= 1;
tx_over_run 《= 0;
tx_out 《= 1;
tx_cnt 《= 0;
end else begin
if （ld_tx_data） begin
if （！tx_empty） begin
tx_over_run 《= 0;
end else begin
tx_reg 《= tx_data;
tx_empty 《= 0;
end
end
if （tx_enable && ！tx_empty） begin
tx_cnt 《= tx_cnt + 1;
if （tx_cnt == 0） begin
tx_out 《= 0;
end
if （tx_cnt 》 0 && tx_cnt 《 9） begin
tx_out 《= tx_reg［tx_cnt -1］;
end
if （tx_cnt == 9） begin
tx_out 《= 1;
tx_cnt 《= 0;
tx_empty 《= 1;
end
end
if （！tx_enable） begin
tx_cnt 《= 0;
end
end
endmodule
工商網監(jiān)
評論