摘要：介紹一款功能強大的片上系統(tǒng)級芯片——Triscend TA7V05，重點介紹其中的CSL功能模塊；結(jié)合作者的研究方向，給出Triscend A7V芯片在電機控制中的應(yīng)用。

    關(guān)鍵詞：ARM 片上系統(tǒng) 可配置系統(tǒng)邏輯矩陣 PWM TA7V05

引言

Triscend A7V是一款完全32位的現(xiàn)場可配置片上系統(tǒng)，整合了廣為流行的32位ARM7TDMI處理器內(nèi)核、編程邏輯、加強的內(nèi)存子系統(tǒng)和高效專用內(nèi)部總線。Triscend A7V是從A7家庭上發(fā)展而來的。它通過增加眾多的硬接線外圍，使其功能擴展到電機驅(qū)動、工業(yè)網(wǎng)絡(luò)、儀器儀表、低成本IP電話業(yè)務(wù)等公共領(lǐng)域。結(jié)合多功能的系統(tǒng)開發(fā)軟件FastChip，Triscend A7V給設(shè)計者提供了一個可配置平臺，用戶以此可以快速開發(fā)高度自定義的嵌入式系統(tǒng)。

圖1

1 結(jié)構(gòu)特點

Triscend A7V是一款完全高效的用戶可編程系統(tǒng)芯片。集成高效、低功耗32位ARM7TDMI RISC處理器，8KB混合指令數(shù)據(jù)緩存，32KB內(nèi)部高速暫存RAM，新一代嵌入式可編程邏輯架構(gòu)，高效專用內(nèi)部總線，外部內(nèi)存接口支持Flash、E2PROM、SRAM、SDRAM，先進的實時系統(tǒng)內(nèi)調(diào)試能力，簡單外部內(nèi)存獨立操作功能，1.8V內(nèi)核電壓，3.3V I/O電壓，支持獨立3.3V模擬電壓，6路獨立高效DMA通道。TA7V05芯片的系統(tǒng)結(jié)構(gòu)如圖1所示。

圖2

    ①高效、低功耗32位ARM7 TDMI RISC處理器；

*二進制源代碼與其它各種ARM7/ARM7TDMI兼容；

*廣范圍C/C++編譯器，源碼級調(diào)試，支持RTOS，使用Thumb指令結(jié)構(gòu)的高代碼密度；

②集成10/100M以太網(wǎng)，CAN2.0B控制器，USB1.1控制器；

    *為Rx & Tx內(nèi)建2KB FIFO，支持3個以上MAC地址，支持MAC暫停；

*完全支持CAN2.0B協(xié)議，信息濾除支持DeviceNet和CanOpen協(xié)議；

*5端點控制器，支持全速通用串行總線（12Mb/s）。

③8通道10位ADC，多功能定時器陣列（MFTA），全特生內(nèi)存接口單元；

*8路模擬通道，10位內(nèi)部采樣保持A/D轉(zhuǎn)換器，轉(zhuǎn)換周期5μs（200kHz采樣頻率），外部邊沿觸發(fā)或SW命令觸發(fā)轉(zhuǎn)換，可編程掃描序列發(fā)生器；

表1和表2

    *4個獨立的升降定時器，定時器可由CSL異步復(fù)位和計時；

*支持外部Flash、SDRAM內(nèi)存子系統(tǒng)，SDRAM自動支持自我刷新、自動刷新和初始化。

④嵌入式SRAM基礎(chǔ)的可配置系統(tǒng)邏輯（CSL）矩陣；

*超過3800個觸發(fā)器和300個可編程輸入輸出（PIOs）；

*針對快速加法器、乘法器、計數(shù)器的專門電路；

*支持標準邏輯設(shè)計工具，VHDL/Verilog綜合和仿真，原理圖輸入。

表3

    ⑤高效專用系統(tǒng)總線：

*可配置系統(tǒng)互連（CSI）總線結(jié)合CSL矩陣和SoC系統(tǒng)；

*300MB/s的尖峰傳遞率，32位地址、數(shù)據(jù)總線，支持可編程等待狀態(tài)；

*公開定義與CSL矩陣接口的CSL插口總線，12個總線管理器和內(nèi)建仲裁器。

2 CSL功能介紹

由于TA7V系列內(nèi)部集成了一個可編程邏輯矩陣，此能夠更加靈活地開發(fā)使用這款芯片。我們可以通過邏輯設(shè)計工具，以VHDL或Verilog語言來設(shè)計邏輯電路并實現(xiàn)相應(yīng)的邏輯功能。這樣就可以通過軟件在系統(tǒng)硬件范疇內(nèi)做靈活的設(shè)計。前面已經(jīng)提及了CSL功能模塊的特點，下面具體介紹TA7V05的可配置系統(tǒng)邏輯單元（CSL）。

圖4

    CSL提供靈活的可編程資源，以實現(xiàn)多種數(shù)字功能。由于與CSI總線密切連接，CSL矩陣可以理想地CPU所需要的各種CSL邏輯功能。此矩陣由多個CSL堆構(gòu)成。含有獨自CSL單元的堆是一個方形的陣列。A7V05 CsoC上的可編程邏輯包含4個CSL堆，每個堆由列16行共128個CSL單元組成，如力所示，共對應(yīng)12個CSL單元。垂直和水平斷路器將各自CSL堆與CSI總線源分開。

垂直斷路器出現(xiàn)在每個CSL堆的上面，分配選擇器輸入輸出信號、斷點控制信號、全避緩沖信號和等待控制信號。CSI讀數(shù)據(jù)返回路徑也靠直斷路器鎖定。水平斷路器出現(xiàn)在相鄰CSL堆列之間，將CSI總線進行信號分配到CSL堆上。斷路器包含CSI總線資源。信號通過斷路器可以在不同CSL堆間傳送。當然，經(jīng)過斷路器時會帶來信號延時。

每個CSL單元，由一個觸發(fā)器和其它功能模塊組成，可實現(xiàn)不同的邏輯、算數(shù)、存儲操作。這些資源的獨立或串接操作，取決于特殊功能的使用情況。一個獨立的CSL單元有邏輯功能、算術(shù)功能、存儲功能、總線功能，時序功能供使用。基本的CSL單元結(jié)構(gòu)，包括組合邏輯和時序邏輯，如圖3所示。

圖5

    下面就其實現(xiàn)的不同功能作一下描述。表1為CSL單元中邏輯功能的實現(xiàn)，表2為CSL單元中算術(shù)功能的實現(xiàn)，表3為CSL單元中存儲功能的實現(xiàn)。

每個CSL單元包含一個D型觸發(fā)器。該觸發(fā)器按以下方式控制：

*高電平有效時鐘使能輸入；

*可翻轉(zhuǎn)邊沿觸發(fā)時鐘輸入；

*異步輸入使觸發(fā)器置位或清零。

3 TA7V系列的相關(guān)應(yīng)用

典型的由TA7V構(gòu)成的系統(tǒng)框圖如圖4所示。靜態(tài)內(nèi)存接口單元TA7V與擴展內(nèi)存Flash，SDRAM的無縫連接。MSSIU（內(nèi)存接口單元）標準連接含有A7V初始化程序和用戶應(yīng)用代碼的擴展Flash內(nèi)存。MSSIU接口在與別的外部器件連接時可重復(fù)使用。

TA7V強大的32位精簡指令處理器、高效精悍的指令集、全特性內(nèi)存擴展、豐富的外圍設(shè)置、擴展的聯(lián)網(wǎng)能力、高性價比低功耗，高穩(wěn)定性和強抗干擾特性，使得該系列芯片在協(xié)同控制工業(yè)電機驅(qū)動方面可以發(fā)揮強大的優(yōu)勢。下面介紹TA7V在電機驅(qū)動方面的應(yīng)用。TA7V構(gòu)成的PWM脈沖輸出系統(tǒng)，可以驅(qū)動相應(yīng)的功率主電路，如IPM、IGBT逆變器等，再加上一些外圍電路和目標電機，就構(gòu)成了完整的交流電機調(diào)速系統(tǒng)。驅(qū)動電路結(jié)構(gòu)框圖如圖5所示。

用TA7V實現(xiàn)控制電機，就是利用其中的CSL的靈活設(shè)置特性，通過相關(guān)的開發(fā)工具軟件FastChip配制成先進的電機控制PWM功能。利用芯片中自帶的模擬數(shù)字轉(zhuǎn)換（ADC）實現(xiàn)外部模擬量檢測，多功能定時器陣列（MFTA）實現(xiàn)時間周期檢測，產(chǎn)生循環(huán)事件，波形生成和作為正交編碼器接口（QEI）的計算部分。內(nèi)建以太網(wǎng)/CAN接口，實現(xiàn)控制聯(lián)網(wǎng)。電機控制系統(tǒng)軟件流程如圖6所示。

結(jié)語

TA7V CsoC外設(shè)豐富、處理能力強、指令系統(tǒng)簡單，特別是集成了CSL，依靠相關(guān)的開發(fā)軟件，可實現(xiàn)典型的微控制功能。包括參數(shù)配置先進的電機控制PWM、LCD控制、通信接口（SSI、I2C、RS-232、RS-485、HDLC）。因此A7V可廣泛用于便攜式設(shè)備，儀器儀表，低成本IP電話，LCD可視系統(tǒng)，工業(yè)聯(lián)網(wǎng)，電機控制等眾多領(lǐng)域。