QDR SRAM與Spartan3 FPGA的接口設(shè)計(2)
2.1 用Spartan3作為QDR的存儲控制器
Spartan3系列FPGA是由Xilinx公司基于成功的Virtex-II FPGA架構(gòu)而研發(fā)的性價比較高的一種產(chǎn)品。Spartan3器件有如下特點：嵌入式18×18乘法器支持高性能DSP應(yīng)用;片上數(shù)字時鐘管理(DCM)，無需外部時鐘管理器件;分布式的存儲器和SRL16移位寄存器邏輯能夠更高效執(zhí)行DSP功能;18KB 塊RAM，可以用作緩存或是高速緩存;數(shù)字片上終端能夠消除對多個外部電阻器的需求;8個獨立的I/O陣列支持24種不同的I/O標(biāo)準(zhǔn);Spartan3系列的FPGA獨有的特性可以簡化存儲控制器的設(shè)計。圖2是用Spartan3系列FPGA實現(xiàn)的存儲控制器結(jié)構(gòu)圖。
該存儲控制器的設(shè)計可以在深度擴展模式下實現(xiàn)對四個SRAM的控制。每個QDR SRAM會收到對各自的讀寫端口進行控制的相互獨立的控制信號，而對所有的SRAM來說，地址和數(shù)據(jù)端口是共用的。
存儲控制器是以QDR SRAM工作在單時鐘模式下對其進行控制的，從而可以簡化存儲器接口。控制器工作在100MHz的時鐘頻率下，允許7.2Gbps的帶寬。存儲控制器有獨立的讀寫狀態(tài)機，存儲控制器的控制是基于兩位指令輸入的形式來實現(xiàn)的。
2.2 QDR SRAM和Xilinx Spartan3系列FPGA的接口連接
Spartan3系列的FPGA獨有的特性可以簡化存儲控制器的設(shè)計。Spartan3系列產(chǎn)品是業(yè)界成本最低的可編程邏輯電路。在Spartan3系列FPGA中，有DCM(數(shù)字時鐘管理)模塊，可以用來消除內(nèi)部全局時鐘網(wǎng)絡(luò)的時鐘歪斜，或者消除為片外其他系統(tǒng)組成部分提供時鐘的過程中所出現(xiàn)的時鐘歪斜。DCM中的DLL能夠使控制器完成FPGA的片上時鐘和QDR SRAM之間的零時鐘歪斜。除此之外，DCM還提供其他的功能，如相位調(diào)解，分頻和倍頻。圖3所示為DCM在存儲控制器設(shè)計中的應(yīng)用。
- 第 1 頁：QDR SRAM與Spartan3 FPGA的接口設(shè)計(1)
- 第 2 頁：低成本解決方案#
- 第 3 頁：時序的實現(xiàn)#
本文導(dǎo)航
非常好我支持^.^
(0) 0%
不好我反對
(0) 0%
相關(guān)閱讀：
- [電工基礎(chǔ)電路圖] 同步突發(fā)式SRAM 2011-05-30
- [新品快訊] QDR聯(lián)盟推出業(yè)界最快的四倍數(shù)據(jù)率(QDR)SRAM 2011-05-01
- [新品快訊] 業(yè)界最快QDR SRAM(靜態(tài)隨機存取存儲器) 2011-04-27
- [新品快訊] 賽普拉斯推出串行非易失性靜態(tài)隨機存取存儲器 2011-04-06
- [新品快訊] Cypress推出新款序列非揮發(fā)靜態(tài)隨機存取內(nèi)存(nv 2011-03-29
- [FPGA/ASIC技術(shù)] 基于FPGA的嵌入式塊SRAM的設(shè)計 2011-03-04
- [模擬技術(shù)] 起因于RTN的SRAM誤操作進行觀測并模擬的方法 2011-01-18
- [新品快訊] 賽普拉斯36-Mbit和18-Mbit容量的四倍速和雙倍速S 2011-01-10
( 發(fā)表人：葉子 )