在實現(xiàn)GS32S EJTAG調(diào)試功能的過程中，發(fā)現(xiàn)GS32S處理器的EJTAG與標準EJTAG存在著差異性，因此需要調(diào)試軟件針對這些差異性采取相應(yīng)的應(yīng)對措施。

　　(1)TAP狀態(tài)機進入復(fù)位狀態(tài)后異常

　　“Test-Logic-Reset”是TAP有限狀態(tài)機16個狀態(tài)中的其中之一。一般來說，在處理器復(fù)位后，TAP狀態(tài)機會處于不確定的狀態(tài)。為了使TAP狀態(tài)機正常工作，需要在5個時鐘周期內(nèi)，置高TDI輸入，讓TAP狀態(tài)機進入“Test-Logic-Reset”的指定狀態(tài)。GS32S處理器的TAP狀態(tài)機在進入“Test-Logic-Reset”狀態(tài)后，會改變3個寄存器的內(nèi)容：清除DCR寄存器的ProbEn和ProbTrap位;置高協(xié)處理器Debug的DM位;修改協(xié)處理器DEPC的內(nèi)容為0xBFC00500。然后處理器進入調(diào)試模式中，這樣的結(jié)果會導(dǎo)致后繼的調(diào)試過程被打斷。

?

　　應(yīng)對措施：調(diào)試軟件限制TAP狀態(tài)機進入“Test-LogiC-Reset”狀態(tài)的時機與次數(shù)，并在TAP狀態(tài)機進入“Test-Logic-Reset”狀態(tài)后，進行必要的清理工作。

　　(2)進入調(diào)試模式后PC的輸出值高8位全為零

　　進入調(diào)試模式后，處理器會把PC值送到TAP模塊中的Address寄存器中，而通過TAP模塊輸出的Address值高8位全為零。由于對發(fā)生在dmseg段內(nèi)的Load/Store操作，調(diào)試軟件會依據(jù)Address寄存器里的內(nèi)容是否為操作數(shù)地址來判斷Load/Store操作是否執(zhí)行完畢，因此會發(fā)生比較總是失敗的情況。

　　應(yīng)對措施：該情況僅僅影響Address寄存器輸出值的高8位數(shù)據(jù)(0xFFXXXXXX～0x00XXXXX)，因此可在判斷Address寄存器數(shù)據(jù)是否等于操作數(shù)地址時，只比較低24位數(shù)據(jù)。

　　(3)未被正確初始化的處理器會進入死機狀態(tài)

　　目標機上電后，處理器將從復(fù)位例外向量處取指令執(zhí)行。如果復(fù)位向量處為隨機數(shù)據(jù)或不完整的初始化代碼，則處理器執(zhí)行后將會進入死機狀態(tài)，不再響應(yīng)任何EJTAG的TAP處理器的訪問。

　　應(yīng)對措施：首先讓EJTAG TAP執(zhí)行EJTAGBOOT的命令，處理器復(fù)位后將會進入調(diào)試模式，此后即可使用TAP處理器的訪問機制進行正常的EJTAC調(diào)試操作。

　　結(jié) 語

　　本文在實現(xiàn)了EJTAG調(diào)試功能的基礎(chǔ)上，開發(fā)了以USB為快速通信接口、用CPLD硬件實現(xiàn)JTAG時序的MIPS仿真器產(chǎn)品，實現(xiàn)了對GS32S處理器EJTAG調(diào)試的支持，并在展訊、海爾等公司基于龍芯一號IP核的項目研究中得到了驗證。