多核心導航器

　　現今基地臺OEM面臨的最大問題之一是開發出適用于基地臺的軟體。大系統的軟體開發會耗費長久的人力投入時間。而TI新架構的基礎元件是多核心導航器，它是一種能夠在SoC中無縫地移動資料的系統元件。一旦經過配置，多核心導航器即可處理封包傳輸、記憶體配置、加速器觸發及多重目的地，任何DSP核心都不會消耗單一週期。這能夠釋放演算法系統層級處理所需的DSP資源，完全不會使資料移動停滯；以往資料移動需要多次中斷及環境轉換，最終造成系統效能不彰。

　　舉例來說，在LTE系統中，行動資料封包會到達天線介面（支援OBSAI及CPRI標準的專屬高速介面）。這些封包會在經過佇列后傳送到FFT協同處理器（LTE第1層處理的第1個步驟）進行處理，然后經過佇列后傳送到適當的DSP核心進行下一個處理步驟，以上完全不需要任何CPU介入。同樣地，資料可以從多個天線及多個區塊同時傳達，并且自動且適當地傳送。資料可以在系統元件之間移動，完全不需要CPU介入，也不會造成不同核心之間的競用。

　　多核心導航器為封包化資料流提供極高的效率，相當適用于LTE與WiMAX等高速3G系統（HSPA）與4G系統的封包處理，另外也能夠提供個別處理佇列及資料串流的硬體機制，這表示同時進行的傳輸運作不會相互干擾。換句話說，個別DSP核心不需要等候其他核心完成處理，而能夠共用資源。

　　資料經過系統外送到天線或進行傳輸時，SoC架構必須支援極高的外部及內部資料速率。支援這些速率需要許多不同層級的多種專屬加速及可編程軟體元件。

　　支援這些元件之間的資料移動是設計中的關鍵層面之一。TI的TeraNet 2屬于SoC階層式網路單晶片，能夠在核心、週邊、記憶體及加速器等元件之間提供每秒2TB的資料傳輸率。從系統面來看，這代表所有元件能夠同時獨立執行，完全不需要等候其他元件完成處理或資料傳輸。

　　第2層處理

　　使用MIMO不僅影響實體層處理，也影響第2層排程，不過一般不需要極為復雜的演算法。排程是基地臺決定各個行動使用者或裝置在各訊框接收多少無線頻寬的程序。在LTE中，每隔1毫秒便會根據下列因素完成決定：

　????使用者活動–語音、視訊、游戲等

　??? 服務計劃的類型

　　使用者位置–高或低訊號區域

　　這些因素會影響排程器如何決定訊框配置。

　　MIMO使得其中的復雜度加劇，因為基地臺需要一次將完全相同的頻帶分配給多位使用者。若要這么做，基地臺必須根據從各個使用者所測得的數據進行計算，因此決定多少使用者可同時進行排程。這需要每毫秒針對各種可能的使用者組合進行矩陣求逆，對于即時定點處理引擎而言，這是相當繁復的作業。不良的排程效能會導致昂貴的頻譜使用欠佳，造成使用者無法順利處理作業。而TI新架構的浮點支援可大幅簡化及加速必要的處理，因為塬生浮點支援十分有助于矩陣求逆。

　　另外，多核心功能的另一項重要改進之處是多核心共用記憶體控制器。由于多核心需要依序處理資料，從外部記憶體存取資料或在各核心的本機記憶體之間移動資料，會使實質效能大幅降低。多核心共用記憶體控制器能夠讓核心有效存取共用記憶體，就如同專屬本機記憶體一般。如此便不需要進行任何資料傳輸，而且能夠使各核心立即有效處理共用記憶體中儲存的資料。

　　圖2：TI全新架構採用進階DSP核心技術，時脈速度高達1.2GHz。