隨著嵌入式系統不斷普及，我們可以從積累的開發知識中獲得巨大優勢，構建更出色的系統。

工程師一刻也沒忘記交付能同時滿足質量、時間安排和預算目標的項目的需求。一個事半功倍的方法 就是借鑒嵌入式系統開發人員社區多年來累計的經驗教訓。下面我們就來了解一些為嵌入式開發帶來了最佳實踐的重要經驗。大家隨用隨取哈。

系統地思考

系統工程是一個廣泛的專業領域，覆蓋從航空母艦及衛星到實現其性能的嵌入式系統的所有開發工作。我們可以運用系統工程方法管理從概念到使用周期結束處置的嵌入式系統工程生命周期。系統工程方案的第一階段不是確立系統需求，而是制定系統工程管理規劃。這一規劃不僅將為系統定義工程生命周期以及開發團隊將要開展的設計評審，而且還將定義這些評審的預期輸入輸出。該規劃可根據工程事件的次序和每個階段的先決條件，為項目管理、工程和客戶群體做出明確的定義。簡而言之，它可展示預期和可交付項。

在清楚理解工程生命周期的情況下，系統思考的下一步是確立正在開發嵌入式系統的需求。良好的需求集應覆蓋三個方面：

功能需求定義嵌入式系統如何開展工作。

非功能需求定義法規遵從與可靠性等方面的問題。

環境需求定義工作溫度和沖擊與振動以及電氣環境（例如 EMI 和 EMC）等方面的需求。

在較大規模的開發工作中，這些需求將從較高層次的規范向下延伸并且可跟蹤，比如系統或子系統規范（圖 1）。如果沒有較高層次的規范，我們必須在開發過程中接觸利益相關方，確立一套明確的利益相關方需求，然后將其用于確立嵌入式系統需求。

圖 1：在開發工作中，需求從較高層次的規范向下延伸并且可跟蹤

生成一個良好的需求集，需要我們充分思考每一個需求，才能確保其符合這些標準：

它是必要的。沒有需求，我們的項目就不會取得成功。

它是可驗證的。我們必須確保該需求能通過檢驗、測試、分析或演示實現。

它是可實現的。在給定的約束條件下，該需求在技術層面上是可以實現的。

它是可追蹤的。該需求能夠從較低層次的需求進行追蹤，而且可追蹤較高層次的需求。

它是唯一的。這項標準可防止需求之間的界限不清。

它是簡單清晰的。每條需求指定一項功能。

為體現意圖，在定義需求時還常常使用特定語言。一般我們對強制性要求使用“必須”，對非強制性要求使用“應該”。非強制性要求可讓我們表達必要的系統屬性。

在我們確立了我們的需求底線后，最佳實踐就是創建一個合規矩陣，說明符合每項需求。我們還可以通過為每項需求分配一種驗證方法開始確立我們的驗證策略。這些方法一般是測試、分析、檢驗、演示和交叉讀取。根據合規及驗證矩陣創建需求能讓我們：

清晰地了解系統行為。

向內部測試團隊和外部客戶都演示驗證方法。這不僅可在開發過程的早期階段發現任何困難的測試方法，而且還可幫助我們確定所需的資源。

確定技術性能指標。這些指標來自合規矩陣，由存在無法合規的風險的各種需求構成。

分配工程預算

每個工程項目都涵蓋一定數量的預算，我們應將其分配給在架構中識別的解決方案。預算分配不僅可確保項目實現整體需求，而且還可確保每個模塊的設計牽頭人理解模塊的分配，以創建適當的解決方案。我們分配預算的典型領域有功能的總質量、功能的總功耗、用平均故障間隔時間或成功概率定義的可靠性以及設計中信號類型間的正當串擾（一般是一套適用于大量功能的通用規則集）。確立工程預算最重要的方面之一是確保我們有足夠的應急分配。但我們必須戰勝應急再加應急的想法，因為這會成為影響時間安排和成本的嚴重技術問題。

為在我們架構中使用的每項技術分配一個技術就緒指數，再結合合規矩陣，可幫助我們確定技術風險的所在位置。

管理技術風險

從合規矩陣及工程預算的生成看，我們應該能夠識別在技術上有難度的需求。每一個這類有風險的需求都應該有明確的規避計劃，其將說明我們將如何實現這一需求。展示這一點的最佳途徑之一是使用技術就緒指數 （TRL）。TRL 有 9 級，從所觀察到的基本原理 （TRL1） 到完整功能與實地部署 （TRL9） 描述設計成熟度級數。把 TRL 分配給我們架構中使用的每一項技術，再結合合規矩陣，可幫助我們確定技術風險的所在位置。我們隨后可啟動一個 TRL 開發規劃，確保在項目不斷推進時，低 TRL 領域會提升到所需的 TRL 水平。該規劃涉及的內容可確保我們在項目推進時實現和測試正確的功能，或是在項目推進的過程中執行功能或環境／動態測試。

圖 2：在本電源架構示例中，模塊的輸出軌需要二級穩壓。

該架構不應僅限于硬件（電氣）解決方案，還應包含 FPGA/SoC 及相關軟件的架構。

創建架構

理解嵌入式系統要求的行為后，我們就需要為解決方案創建一個架構。該架構將由分組成功能塊的需求構成。例如，如果嵌入式系統必須處理模擬輸入或輸出，架構就將包含模擬 I/O 模塊。其它模塊可能會更加明顯，比如電源調節、時鐘和復位生成。

該架構不應僅限于硬件（電氣）解決方案，還應包含 FPGA/SoC 及相關軟件的架構。當然，模塊化設計的關鍵是針對模塊及功能行為的良好接口文檔編制。

該架構的一個關鍵方面是展現如何在高層次上創建系統，這樣工程團隊就能輕松理解其實現方式。該步驟也是在系統運行生命周期中為系統提供支持的關鍵。

在確定我們的架構時，我們需要考慮模塊化方法，這樣不僅能在當前項目上進行復用，而且還能在未來的項目上進行復用。模塊化要求我們從第一天起就考慮可能的復用，并要求我們把每個模塊存檔為一個獨立的單元。就內部 FPGA/SoC 模塊而言，像 ARM？ AMBA？ 高級可擴展接口 （AXI） 這樣的通用接口標準有助于實現復用。

模塊化設計的一個重大優勢就是能夠針對某些需求使用商用現成的模塊。商用現成（COTS）模塊讓我們能夠以更快的速度開發系統，因為借助 COTS，我們能夠把我們的工作重點放在項目從我們的專業能力產生的增值中獲益最大的部分上。

系統電源架構是一個需要縝密思考的的設計方面。許多嵌入式系統會要求隔離 AC/DC 或 DC/DC 轉換器來確保嵌入式系統的故障不會擴散。圖 2 顯示的是電源架構的示例。來自該模塊的輸出軌需要二級調整來為處理內核和轉換裝置提供電壓。我們必須仔細防范這些階段發生嚴重的開關損耗和效率下降。因為效率降低意味著系統熱耗散增大，如果不正確解決就會影響單元的可靠性。

我們必須仔細了解使用的線性調整器的行為以及在電源線上進行進一步濾波的要求。這一要求的原因是 FPGA 和處理器等器件的開關頻率遠遠高于線性調整器的控制環路所能應對的水平。隨著噪聲頻率提高，線性調整器的噪聲抑制能力下降，導致需要采用額外的濾波和去藕技術。如果不了解這一關系，會造成混合信號設備出現問題。

另一個重要的考慮因素是時鐘和復位架構，尤其是在有多個需要同步的開發板的情況下。在架構層面我們必須考慮時鐘分配網絡：我們是否在跨多個開發板扇出單個振蕩器，或是使用多個頻率相同的振蕩器？為確保時鐘分配的穩健可靠性，我們必須考慮：

振蕩器啟動時間。我們必須確保在整個時間周期內激活復位（如果需要）。

振蕩器歪斜。如果我們要在跨多個開發板扇出振蕩器，時序是否至關重要？如果是，我們需要考慮線路卡上的歪斜（連接器引起的）和緩沖器自身引起的歪斜。

振蕩器抖動。如果我們在開發混合信號設計，我們需要確保使用低抖動時鐘源，因為抖動的增大會降低混合信號轉換器的信噪比。在我們使用千兆位級串行鏈路時情況也是一樣，因為我們需要使用低抖動時鐘源在鏈路上取得良好的誤碼率。

我們也必須注意復位架構，確保只在需要的地方使用復位。例如基于 SRAM 的 FPGA 一般不需要復位。

如果我們在使用復位的異步激活，我們需要確保移除它不會導致亞穩態問題。

清晰定義接口

內外部接口的正式文檔在機械、物理和電氣層面為各個接口提供清晰的定義，以及協議和控制流。這些正式文檔也往往被稱為接口控制文檔 （ICD）。當然最好是盡量使用標準通信接口。

接口定義最重要的一個方面是外部接口的“連接化”。這個過程考慮了所需連接器的引腳分配，連接器引腳的額定功率以及所要求的插拔次數，以及任何對屏蔽的要求。

在我們為我們的系統考慮連接器類型的時候，我們應確保不會因為在子系統中使用相同類型連接器而造成不利的交叉連接。通過使用不同類型連接器或采用不同的連接器鍵位（如果支持），我們就能夠避免交叉連接的可能性。

連接化是我們開始使用之前確定的預算要求的首個方面之一。特別是我們可以使用串擾預算來指引我們定義引腳分配。圖 3 所示的例子說明了這一流程的重要性。重新安排引腳分配，將接地基準電壓 （GND） 引腳布局在信號 1 和信號 2 之間，可以降低互感以及由此引發的串擾。

圖 3：連接化是接口定義最重要的特征之一。

接口控制文檔 （ICD） 必須對系統接地進行定義，尤其是在項目要求外部 EMC 的時候。在這種情況下，我們必須小心避免讓有噪聲的信號地產生輻射。

工程師和項目經理掌握著一系列策略，以確保他們交付的嵌入式系統能夠滿足質量、成本和調度要求。不過當項目遇到困難時，我們可以確信在項目不發生重大變化的情況下其此前的性能是其未來性能的良好提示。