今天花點時間研究一下ARMv8-A中的一個概念：通用計時器（Generic Timer）。

通用計時器為ARM的處理器核提供了一個標準化的計時器框架。通用計時器包含一個系統計數器（System Counter）和每個處理器核自己的計時器（per-core timer），如下圖。圖中的PE（Processor Element）代表處理器核。

系統計數器需要保證在芯片上電啟動后一直保持工作，且以固定的時鐘頻率單調遞增計數。系統計數器的數值需要廣播給所有的處理器。在多核處理器架構中，即使某些處理器核出于某些原因（節省功耗，生成故障等等）關閉電源，系統計數器仍能為處于工作狀態的處理器核提供計數值。

ARM建議系統計數器是56-64bit寬度，工作頻率在1-50MHz。我們以最小寬度56bit和最高速度50MHz來計算，計數器溢出需要大概 2^56/（5010^6606024*365），約為45年。此處只是給出大概的計算，具體的計數器設計要根據實際需求確定。

不知道大家看到這里發現沒有，系統計數器只是單調的遞增，并不能反映真實物理世界的時間（年，月，日，時，分，秒）。也就是說，SoC還需要板級提供一個RTC（Real-Time Clock），以供給真實時間。

每個處理器有一組計時器。這些計時器本質上是比較器，軟件可以設置這些處理器本地計時器的數值，并且與系統計數器廣播來的值作比較。當計滿后，觸發中斷（Interrupt）或者事件（Event）。前面講GIC（Generic Interrupt Controller）和虛擬化的時候都有提及相關內容。

ARMv8-A中的處理器計時器如下表：

好了，基本的概念介紹完了，接下來看一看Generic Timer在具體實現時會遇到的一些問題。

首先，系統計數器需要傳輸給處理器核，系統計數器工作在低頻下（MHz），而處理器工作在高頻下（GHz），如何在兩個時鐘頻率下傳輸一組數值？這個問題可以通過二進制和格雷碼轉換來解決。系統計數器的數值轉換成格雷碼，以格雷碼的形式在芯片中傳播；在處理器端，先做跨時鐘域采樣，這樣會保證采樣不會采錯，然后格雷碼轉換成二進制。

第二個問題，是多核處理器芯片中要面臨的。系統計數器的值要傳播給所有的處理器。這時，需要一定的機制保證該值同一時刻（此處不是絕對意義的分毫不差）到達每個處理器端。否則的話，可能會引發錯誤。例如，假設兩個處理器A核B，處理器A端的系統計數器值更新快于處理器B端。處理器A以接收到的系統計數器值為時間戳，發送一個消息給處理器B；處理器B接收到消息后，看到的本地系統計數值如果早于消息中的時間戳，那就肯定不對了（不能接收來自未來的消息吧）。我在ARM的文檔中沒有找到ARM有什么推薦方案，個人感覺可以通過格雷碼打多拍的方式在整個SoC中傳播。這樣可以保證從系統計數器傳播到每個處理器入口端的延時一樣，至于每個處理器內部跨時鐘域轉換造成的偏差，可以認為是系統計數器時鐘的抖動（jitter），忽略不計。

第三個問題，是多芯片間的同步問題。一個SMP可能由多個處理器芯片組成，每個處理器芯片有自己的系統計數器。但是SMP要求多芯片內的所有處理器時間保持一致（類似單芯片中的多核間需要一致）。ARM在其參考設計中提供了一個解決方案，使用兩個芯片管腳SYNCREQ和SYNCACK實現一組握手協議。芯片間的同步通過這兩個專用接口和CCIX消息來完成。

在以下情況下，通過CCIX將消息寫入memory-mapped寄存器：

• 主設備向從設備發送未來的Tupdate時間值
• 從機使用接口重置主狀態機的任何錯誤狀態

1. 從機在T0時刻置位SYNCACK，以指示主機開始同步；作為響應，主機置位SYNCREQ；隨后從機取消SYNCACK置位；主機取消SYNCREQ置位。

2. 主機在T2時刻置位SYNCREQ，發起同步；從機在T3時刻置位SYNCACK，表示接受同步；主機在T4時刻檢測到SYNCACK，隨后主機取消SYNCREQ的置位；從機取消SYNCACK置位。從主機發起到從機響應，之間的延遲Tdelay=（T4-T2）/2，這里的時間T4，T2都是主機端的時間，所以計算單向延遲要除以2。

3. 主機在T5時刻通過CCIX發送Tupdtvalue；從機在T6時刻接收到。

未來時間值：Tupdtvalue=T5+X，X=Tdelay+Tccix_network_delay

4. 主機在T7（= Tupdtvalue- Tdelay）時刻置位發起同步更新給從機；從機在T8時刻響應，置位SYNCACK，注意這個T8是指從機端的時刻。

• 如果Tupdtsave
• 如果|Tupdtsave-T8|>OFFSET_THRESHOLD，向SCP發中斷
• 否則，從機將使用先前接收到的Tupdtvalue更新其本地時間
• 如果從機在T8沒有從主機接收到Tupdate值，則從機將等待直到接收到該值。然后從機立即啟動另一個同步，并忽略收到的Tupdate值

上面是文檔里的內容，我再通俗的解釋一下第4步。主機預估了一個時間值Tupdtsave（這個時間包含了第2步計算出的接口延時和CCIX上的傳輸延時），通過CCIX發給從機；從機在T8時刻收到該值，并開始比較，如果T8大，說明從機時間超前了需要停下來等待；如果T8和Tupdtsave大于門限值，說明主機和從機之間的時間差距較大；只有兩者接近時，說明主機和從機的差距可以忽略。

該同步過程按軟件編程的固定時間間隔重復。下圖是同步成功和失敗的時序圖。

此同步邏輯在每個主機和從機之間成對復制，所以對于具有四芯片系統，有三個這種實例化模塊。

個人認為這種，這種方案有一個好處，就是冗余度大。

關于chip-chip的時間同步，其實還有很多種方法，比如IEEE，PCIe等，都提供了解決方案。筆者認為，具體在SoC中的實現方案取決于軟件對于時間偏差的容忍度。

是不是以為到了這里就結束了？然而并沒有。在Armv8.4-A中，引入了一個概念，計數器縮放（Counter Scaling）。在此之前，系統計數器在每個時鐘周期內加1。有了計數器縮放，可以每個周期增加X，X不必是1。實現方式如下，系統計數器擴展為88-bit，其中高64-bit表示整數部分，低24-bit表示分數部分。

并且定義了一個32-bit的增量寄存器CNTSCR，其中高8-bit表示整數部分，低24-bit表示分數部分。例如，當設置CNTSCR為0x0180_0000時，每個時鐘周期系統計數器增加1.5（整數部分是1，分數部分是0.5）。

系統計數器提供兩個寄存器組：CNTControlBase和CNTReadBase。CNTControlBase用于安全訪問，定義如下：

CNTReadBase是CNTControlBase的副本，僅包括CNTCV寄存器。也就是說CNTReadBase只報告當前系統計數值。與CNTControlBase不同的是，非安全訪問可以訪問CNTReadBase。即非安全軟件可以讀取當前計數，但不能配置系統計數器。