時序發生器的設計,基于CPLD和VerilogHDL語言的一種線陣CCD驅動時序電路的設計,基于CPLD和Verilog的高精度線陣CCD驅動電路設計,基于CPLD和VHDL的一種線陣CCD驅動時序電路
2019-06-03 16:45:25
它們的基本設計方法是借助于 EDA 設計軟件,用原理圖、狀態機和硬件描述語言等方法,生成相應的目標文件,最后用編程器或下載電纜,由 CPLD/FPGA 目標器件實現。 生產 CPLD/FPGA
2019-03-04 14:10:13
`CPLD/FPGA高級應用開發指南第1章可編程邏輯器件與EDA技術第2章Xilinx CPLD系列產品第3章Xilinx FPGA系列產品第4章Xilinx ISE應用基礎第5章FPGA高級
2013-06-02 10:13:17
本帖最后由 richthoffen 于 2019-7-19 16:41 編輯
CPLD、FPGA的開發應用
2019-07-18 08:04:43
各位好，請問哪里有免費下載的 CPLD系統設計及VHDL語言的視頻教程？是天祥的。淘寶里有好多賣的，可是要淘寶帳戶和錢呀？
2008-07-20 10:29:10
FPGA 加三移位法，有人用vhdl 語言寫過嗎
2019-03-20 15:59:05
7-5606-1132-X/TP·0574本書介紹了FPGA的相關基礎知識, VHDL硬件描述語言,FPGA開發軟件的使用；器件配置與調試；FPGA設計中的基本問題和電路設計實例等。 《CPLD
2012-02-27 11:31:10
和CPLD最大的區別是他們的存儲結構不一樣，這同時也決定了他們的規模不一樣。但是從使用和實現的角度來看，其實他們所使用的語言以及開發流程的各個步驟幾乎是一致的。對于大多數的初學者來說，學FPGA還是
2019-02-21 06:19:27
希望在今后的學習中大家多多幫助，先來幾個基礎的verilog 教材吧 現在我用到了FPGA關鍵分配的知識。 不過還是想系統的學習一下。那就先從軟件的使用和語法開始學習吧。 完整的pdf格式文檔電子發燒友下載地址（共31頁）： FPGA中文VHDL語言教程.pdf
2018-07-04 01:11:32
算得上簡單實用，但隨著邏輯規模的不斷攀升，這種落后的設計方式已顯得力不從心。取而代之的是代碼輸入的方式，當今絕大多數的設計都采用代碼來完成。FPGA/CPLD開發所使用的代碼，我們通常稱之為硬件描述語言
2015-01-29 09:20:41
/1bndF0bt 在第一章中，已經給出了FPGA/CPLD的基本開發流程圖。這里不妨回顧一下，如圖5.15所示。這個流程圖是一個相對比較高等級的FPGA/CPLD器件開發流程，從項目的提上議程開始，設計者需要
2015-02-09 20:14:21
FPGA入門：基本開發流程概述 在第一章中，已經給出了FPGA/CPLD的基本開發流程圖。這里不妨回顧一下，如圖5.15所示。這個流程圖是一個相對比較高等級的FPGA/CPLD器件開發流程，從項目
2019-01-28 02:29:05
和CPLD最大的區別是他們的存儲結構不一樣，這同時也決定了他們的規模不一樣。但是從使用和實現的角度來看，其實他們所使用的語言以及開發流程的各個步驟幾乎是一致的。對于大多數的初學者來說，學FPGA還是
2015-03-12 13:54:42
開發環境，具有2年以上CPLD/FPGA設計經驗； 了解主流CPU接口與總線。2：有扎實的數字和模擬電路、通信理論知識；3：了解Protel/Orcad/PADS等電路設計工具； 4：具備團隊精神，具有
2013-08-08 10:23:02
認為做fpga開發是做軟件開發，這是錯誤的。雖然fpga的代碼是在電腦上敲出來的，但是編程的思想跟軟件編程有所不同。做fpga開發必須有硬件電路的思想。FPGA的語言Fpga開發者所用的語言
2019-09-23 11:07:31
信號顯示器 采用可編程邏輯器件(FPGA/CPLD)設計模擬信號檢測電 基于VJDL語言在FIR濾波器設計中的應用 基于VHDL語言的數字鐘系統設計 采用可編程器件(FPGA/CPLD
2012-02-10 10:40:31
VHDL 主要用于描述數字系統的結構、行為、功能和接口。除了含有許多具有硬件特征的語句外，VHDL 在語言形式、描述風格和句法上與一般的計算機高級語言十分相似。VHDL 的程序結構特點是將一項
2018-09-07 09:04:45
描述語言方式（如Verilog或VHDL）進行設計。2.綜合輸入的設計被綜合進入由邏輯元素（LEs，FPGA芯片提供）組成的電路中。3.功能仿真綜合電路被測試以驗證其功能是否正確，次仿真不考慮時序因素
2017-10-24 14:59:23
用vhdl實現cpld配置fpga，配置成功后在usermode下設置一個重新配置信號，當信號有效時對fpga進行重新配置；fpga配置程序放在flash內；現在遇到的問題是，上電cpld能夠正常配置fpga并且進入usermode ，但是加上重新配置語句過后就不能成功配置fpga，求高人指點~
2013-01-17 22:35:39
超高速集成電路硬件描述語言，主要是應用在數字電路的設計中。它在中國的應用多數是用在FPGA/CPLD/EPLD的設計中。當然在一些實力較為雄厚的單位，它也被用來設計ASIC。VHDL主要用于描述數字系統的結構
2015-09-30 13:48:29
大家熟悉在CPLD/FPGA 開發中一個關鍵的技術——狀態機，并且簡單介紹了一下RTL 視圖的使用。第三講：加/減計數器例程，講解了計數器的VHDL 語言的設計過程，以及硬件下載的方法，并且可以通過
2020-05-14 14:50:30
特權同學的《FPGA/CPLD邊學邊練---快速入門Verilog/VHDL》中的UART串口收發實驗發送數據和接收的數據不一致。在每個有效數據的后面都會多兩個數據。比如發送的有效數據是：FF。則
2017-11-30 09:25:44
Verilog HDL語言有什么優越性Verilog HDL語言在FPGA/CPLD開發中的應用
2021-04-23 07:02:03
，讓大家熟悉在CPLD/FPGA開發中一個關鍵的技術——狀態機，并且簡單介紹了一下RTL視圖的使用。 第三講：加/減計數器例程，講解了計數器的VHDL語言的設計過程，以及硬件下載的方法
2009-03-26 16:38:29
大家好，今天第一次發帖，見笑了。因初學FPGA、cpld,不知從哪著手，以前看過EDA，覺得VHDL語言比較復雜
2009-10-15 22:37:06
請問一下，現在c語言編程FPGA并不是十分的廣泛，那么，以后未來的趨勢是不是使用c語言來進行FPGA編程，就是DSP，ARM一樣呢？那Verilog和vhdl會不會被淘汰啊？
2015-04-15 16:44:11
如題，multisim12能不能進行FPGA/CPLD的VHDL仿真？？各位大神，multisim12到底能不能進行VHDL的仿真呢？看上multisim的直觀，可惜好像不能使用里面的FPGA器件。。各種憂傷啊。。。。。求助。。。
2013-09-22 17:09:04
《CPLD_FPGA的開發與應用》
2012-08-17 09:47:53
的邊界掃描測試第5章 Xilinx Foundation應用基礎第6章 Foundation高級應用第7章 VHDL語言簡介第8章 CPLD/FPGA在數字系統設計中的應用第9章 CPLD/FPGA在通信
2018-03-29 17:11:59
`CPLD、Spartan可編程器件的基礎知識，VHDL語言基礎，Foundation編輯工具使用，高級應用以及CPLD/FPGA在數字系統設計的應用。`
2021-04-06 11:43:55
請問使用VHDL語言設計FPGA有哪些常見問題？
2021-05-06 09:05:31
設計語言，熟悉Quartus、ISE等開發環境，具有2年以上CPLD/FPGA 設計經驗； 了解主流CPU接口與總線。 4：具備團隊精神，具有良好的溝通能力；5：具有一定的程序設計基礎（從事過軍品開發
2013-08-02 15:58:20
`相對于C語言，基于繁瑣的VHDL等等，圖像化編程語言可以開發FPGA，完成信號的觸發以及數據的采集等等內容`
2017-01-20 11:40:02
語言進行CPLD/FPGA設計開發，Altera和Lattice已經在開發軟件方面提供了基于本公司芯片的強大開發工具。但由于VHDL設計是行為級設計，所帶來的問題是設計者的設計思想與電路結構相脫節，而且
2019-06-18 07:45:03
的Quartus II軟件的基本使用方法和VHDL描述的基本結構。第二講：主要以moore狀態機為例，讓大家熟悉在CPLD/FPGA開發中一個關鍵的技術——狀態機，并且簡單介紹了一下RTL視圖的使用。第三
2009-02-07 11:34:24
大家了解 Altera 公司的Quartus II 軟件的基本使用方法和VHDL 描述的基本結構。 第二講：主要以moore 狀態機為例，讓大家熟悉在CPLD/FPGA 開發中一個關鍵的技術 ——狀態機
2012-09-29 21:32:44
利用現場可編程門陣列（FPGA）和VHDL 語言實現了PCM碼的解調，這樣在不改變硬件電路的情況下，能夠適應PCM碼傳輸速率和幀結構變化，從而正確解調數據。
2021-05-07 06:58:37
VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業標準硬件描述語言，是隨著可編程邏輯器件(PLD)的發展而發展起來的。
2019-10-18 08:20:51
淘汰的今天，作為一個電類專業的畢業生應該熟悉VHDL語言和CPLD、FPGA器件的設計，閻石教授新編寫的教材也加入了VHDL語言方面的內容，可見使用VHDL語言將數字系統集成到一塊集成電路中是現在
2009-10-22 15:44:59
(PLD)的發展而發展起來的。它是一種面向設計、多層次的硬件描述語言，是集行為描述、RTL描述、門級描述功能為一體的語言，并已成為描述、驗證和設計數字系統中最重要的標準語言之一。由于VHDL在語法和風格上類似于高級編程語言，可讀性好，描述能力強，設計方法靈活，可移植性強，因此它已成為廣大EDA工程師的首選。
2019-08-28 08:05:46
串行通信發送器是什么工作原理？怎么用VHDL語言在CPLD上實現串行通信？
2021-04-13 06:26:46
在語法和風格上類似于高級編程語言，可讀性好，描述能力強，設計方法靈活，可移植性強，因此它已成為廣大EDA工程師的首選。目前，使用VHDL語言進行CPLD／FPGA設計開發，Altera和Lattice
2019-08-08 07:08:00
開發環境，具有2年以上CPLD/FPGA設計經驗； 了解主流CPU接口與總線。2：有扎實的數字和模擬電路、通信理論知識；3：了解Protel/Orcad/PADS等電路設計工具； 4：具備團隊精神，具有
2013-08-12 09:48:39
本人小菜鳥，開始學FPGA的時候學的Verilog語言，后來因為課題組前期的工作都是VHDL就該學VHDL了。最近聽了幾個師兄的看法，說國內用VHDL的已經很少了，建議我還是堅持用Verilog，小菜現在好糾結，請問到底應該用哪種語言呢？望各位大神指點！
2015-07-08 10:07:56
感覺模擬IC設計就應該是設計模擬電路.設計運放等，通過設計電路、在硅片上搭建TTL.CMOS......從而做成IC芯片；而我經常看到說IC設計就是使用VHDL語言設計IC，寫好VHDL語言后燒錄到FPGA.CPLD.......從而做成芯片。我想問的是這兩者有什么區別？
2018-08-29 09:45:43
），有時我們不需要使用完整的UART的功能和這些輔助功能。或者設計上用到了FPGA/CPLD器件，那么我們就可以將所需要的UART功能集成到FPGA內部。使用VHDL將UART的核心功能集成，從而使整個設計更加緊湊、穩定且可靠。本文應用EDA技術，基于FPGA/CPLD器件設計與實現UART。
2012-05-23 19:37:24
電纜下載到目標芯片FPGA 或 CPLD 中。 如果是大批量產品開發,則通過更換相應的廠家綜合庫,輕易地轉由 ASIC 的方式實現。
2019-02-28 11:47:32
基于CPLD的狀態機該怎樣去設計？如何去描述VHDL語言？
2021-04-28 07:01:10
門陣列)。本文主要探索CPU協同FPGA的異構計算方式。傳統的FPGA開發方式是采用硬件描述語言Verilog/VHDL，開發難度高，為了在FPGA上實現類似CPU/GPU的開發運行體驗， FPGA兩大
2017-09-25 10:06:29
VHDL硬件描述語言教學：包括fpga講義，VHDL硬件描述語言基礎，VHDL語言的層次化設計的教學幻燈片
2006-03-27 23:46:49
93 第1章 緒論 1.1 關于EDA 1.2 關于VHDL 1.3 關于自頂向下的系統設計方法 1.4 關于應用 VHDL的 EDA過程 1.5 關于在系統編程技術 1.6 關于FPGA／CPLD的優勢 1.7
2008-06-04 10:24:061679 EDA/VHDL講座主要內容一、EDA、EDA技術及其應用與發展二、硬件描述語言三、FPGA和CPLD四、EDA工具軟件五、電子設計競賽幾個實際問題的討論六、VHDL語言初步七
2009-03-08 10:54:1039 A CPLD VHDL Introduction
This introduction covers the fundamentals of VHDL as applied to Complex
2009-03-28 16:14:3725 FPGA/VHDL技術是近年來計算機與電子技術領域的又一場革命。本書以AAltera公司的FPGA/CPLD為主詳細介紹了FPGA、CPLD為主詳細介紹了FPGA的相關知識，MAX+PLUSⅡ開發環境和VHDL語言基礎，并
2009-07-11 15:06:4258 VHDL語言及其應用的主要內容：第一章 硬件模型概述第二章 基本的VHDL編程語言第三章 VHDL模型的組織第四章 VHDL綜合工具第五章 VHDL應用樣例附錄A VHDL
2009-07-20 12:06:150
介紹了用VHDL 語言在硬件芯片上實現浮點加/ 減法、浮點乘法運算的方法,并以Altera
公司的FLEX10K系列產品為硬件平臺,以Maxplus II 為軟件工具,實現了6 點實序列浮點加/ 減法
2009-07-28 14:06:1385 VHDL語言概述:本章主要內容：硬件描述語言（HDL）VHDL語言的特點VHDL語言的開發流程
1.1 1.1 硬件描述語言（ 硬件描述語言（HDL HDL）H
2009-08-09 23:13:2047 VHDL 語言程序的元素:本章主要內容：VHDL語言的對象VHDL語言的數據類型VHDL語言的運算符VHDL語言的標識符VHDL語言的詞法單元
2009-09-28 14:32:2141 CPLD FPGA高級應用開發指南
2010-04-15 10:56:5158 基于FPGA/CPLD芯片的數字頻率計設計摘要：詳細論述了利用VHDL硬件描述語言設計，并在EDA(電子設計自動化)工具的幫助下，用大規模可編程邏輯器件(FPGA／CPLD)實現
2010-04-30 14:45:13132 簡要介紹了CPLD/FPGA器件的特點和應用范圍,并以分頻比為2.5和1.5的分頻器的設計為例,介紹了在MaxPlusII開發軟件下,利用VHDL硬件描述語言以及原理圖的輸入方式來設計數字邏輯電路的過
2010-07-17 17:55:5736 探討電梯控制技術的發展歷史和技術現狀，仔細研究CPLD器件的工作原理，開發流程以及VHDL語言的編程方法；采用單片CPLD器件，在MAX+plusⅡ軟件環境下，運用VHDL語言設計一個16樓層單
2010-12-27 15:27:3556 摘要：簡要介紹了CPLD/FPGA器件的特點和應用范圍，并以分頻比為2.5的半整數分頻器的設計為例，介紹了在MAX+plus II開發軟件下，利用VHDL硬件描述語言以及原理圖的輸
2006-03-13 19:36:44
869 
摘 要：通過設計實例詳細介紹了用Verilog HDL語言開發FPGA/CPLD的方法，并通過與其他各種輸入方式的比較，顯示出使用Verilog HDL語言的優越性。
2009-06-20 11:51:281857 
摘 要： 串行通信是實現遠程測控的重要手段。采用VHDL語言在CPLD上實現了串行通信，完全可以脫離單片機使用。
關鍵詞：
2009-06-20 12:43:50570 
摘要：簡要介紹了CPLD/FPGA器件的特點和應用范圍，并以分頻比為2.5的半整數分頻器的設計為例，介紹了在MAX+plus II開發軟件下，利用VHDL硬件描述語言以及原理圖的輸
2009-06-20 12:45:00627 
基于VHDL語言的智能撥號報警器的設計
介紹了以EDA技術作為開發手段的智能撥號報警系統的實現。本系統基于VHDL語言，采用FPGA作為控制核心，實現了遠程防盜報警。該
2009-10-12 19:08:431167 
采用CPLD/FPGA的VHDL語言電路優化原理設計
VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業標準硬件描述語言，是隨著可編程邏輯器件(PLD)的發展而發展起
2010-03-19 11:38:022318 
在我國使用Verilog HDL的公司比使用VHDL的公司多。從EDA技術的發展上看，已出現用于CPLD/FPGA設計的硬件C語言編譯軟件，雖然還不成熟，應用極少，但它有可能會成為繼VHDL和Verilog之后，設計大規模CPLD/FPGA的又一種手段。
2011-03-12 11:21:201686 利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數碼管）之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用VHDL語言實現。這樣設計具有體積小、設計周期短（設計過
2011-09-27 15:08:56366 VHDL（Very High Speed Integrated CIRCUITHARDWARE DESCRIPTION Language）是IEEE工業標準硬件描述語言，是隨著可編程邏輯器件（PLD）的發展而發展起來的。
2012-03-02 09:16:053822 
用 VHDL /VerilogHD語言開發PLD/ FPGA 的完整流程為： 1.文本編輯：用任何文本編輯器都可以進行，也可以用專用的HDL編輯環境。通常VHDL文件保存為.vhd文件，Verilog文件保存為.v文件 2.功能仿真
2012-05-21 12:58:061083 本資料是關于基于Quartus II FPGA/CPLD數字系統設計實例（VHDL源代碼文件），需要的可以自己下載。
2012-11-13 14:03:36907 altera FPGA/CPLD高級篇(VHDL源代碼)
2012-11-13 14:40:38134 基于CPLD的VHDL語言數字鐘(含秒表)設計
2015-11-04 15:14:369 CPLD-FPGA應用系統設計與產品開發-人郵
2016-05-09 10:59:2616 ，或是硬件描述語言自由的設計一個數字系統。通過軟件仿真，我們可以事先驗證設計的正確性。在PCB完成以后，還可以利用FPGA/CPLD的在線修改能力，隨時修改設計而不必改動硬件電路。 使用FPGA/CPLD來開發數字電路，可以大大縮短設計時間，減少PCB面積，提高系統的可靠性。 FPGA/CPLD還
2017-10-09 09:52:2014 在小規模數字集成電路就要淘汰的今天，作為一個電類專業的畢業生應該熟悉VHDL語言和CPLD、FPGA器件的設計，閻石教授新編寫的教材也加入了VHDL語言方面的內容，可見使用VHDL語言將數字系統集成
2017-12-05 09:00:3120 Xilmx作為當今世界上最大的FPGA/CPLD生產商之一，長期一來一直推動著FPGA/CPLD技術的發展。其開發的軟件也不斷升級換代，由早期的Foundation系列逐步發展到目前的ISE系列
2018-03-16 14:25:246 應用VHDL語言設計數字系統，很多設計工作可以在計算機上完成，從而縮短了系統的開發時間，提高了工作效率。本文介紹一種以FPGA為核心，以VHDL為開發工具的數字秒表，并給出源程序和仿真結果。
2019-07-24 08:05:003119 
用VHDL語言設計交通燈控制系統，并在MAX+PLUS II系統對FPGA/CPLD芯片進行下載，由于生成的是集成化的數字電路，沒有傳統設計中的接線問題，所以故障率低、可靠性高，而且體積小。體現了EDA技術在數字電路設計中的優越性。
2018-11-05 17:36:0523 本文檔的主要內容詳細介紹的是FPGA視頻教程之FPGA和CPLD與VHDL基礎知識的詳細資料說明。主要的目的是：1.VHDL入門，2.設計單元，3.體系結構建模基礎，4.VHDL邏輯綜合，5.層次
2019-03-20 14:35:199 本文檔的主要內容詳細介紹的是使用FPGA和VHDL語言進行的搶答器設計資料合集免費下載。
2019-06-03 08:00:0019 什么是vhdl語言 VHDL 的英文全名是VHSIC Hardware Description Language（VHSIC硬件描述語言）。VHSIC是Very High Speed
2020-04-23 15:58:4910242 經常看到不少人在論壇里發問，FPGA是不是用C語言開發的？國外有些公司專注于開發解決編譯器這方面問題，目的讓其能夠達到用C語言替代VHDL語言的目的，也開發出了一些支持用c語言對FPGA進行編程的開發工具。但在使用多的FPGA編程語言還是verilog和VHDL語言，一般不使用C語言進行編程。
2020-07-29 16:37:3723117 本文檔的主要內容詳細介紹的是FPGA VHDL語言基礎的學習課件免費下載。
2021-01-21 16:30:0026 簡要介紹了CPLD/FPGA器件的特點和應用范圍，并以分頻比為2.5和1.5的分頻器的設計為例，介紹了在MaxPlusII開發軟件下，利用VHDL硬件描述語言以及原理圖的輸入方式來設計數字邏輯電路的過程和方法。該設計具有結構簡單、實現方便、便于系統升級的特點。
2021-03-16 09:45:5310 在這個項目中，我們用 VHDL 語言創建一個 8 位算術邏輯單元 (ALU)，并在連接到帶有輸入開關和 LED 顯示屏的定制 PCB 的 Altera CPLD 開發板上運行。
2023-10-24 17:05:57675 
和VHDL都是用于邏輯設計的硬件描述語言，并且都已成為IEEE標準。它們能形式化地抽象表示電路的結構和行為，支持邏輯設計中層次與領域的描述，具有電路仿真與驗證機制以保證設計的正確性，并便于文檔管理和設計重用。 fpga用什么語言開發 FPGA(現場可編程邏輯門陣列)的開發主要使用硬件描述語言(HD
2024-03-14 17:09:32223 FPGA（現場可編程門陣列）的編程涉及到三種主要的硬件描述語言（HDL）：VHDL（VHSIC Hardware Description Language）、Verilog以及SystemVerilog。這些語言在FPGA設計和開發過程中扮演著至關重要的角色。
2024-03-15 14:36:0188
正在加载...
電子發燒友App
工商網監
評論