當8051內核架構在1998年失去專利保護后，備受肯定的8051內核再次受到熱捧，當時多種新型的8051 MCU不斷涌入市場，一些廠家繼續采用原始的架構，而另外一些廠家對它進行了不同程度的改進。Silicon Labs 8051架構正是這些更高性能優化架構之一。它保持與原始內核代碼兼容，同時對8051架構進行了現代化和“類RISC化”，從而獲得了巨大的性能提升。圖1顯示了在Silicon Labs 8051內核中實現的經典三級流水線架構。

　　圖1 - 典型流水線示例

　　原始的Intel 8051內核執行一條指令需要花費12個時鐘周期；因此，在12MHz時鐘頻率下，它的運行速率可達1MIPS（每秒百萬指令）。相比之下，100MHz時鐘頻率的Silicon Labs 8051內核可達到100MIPS，或者可以說是——在大約8倍于傳統8051的時鐘頻率下，100MHz時鐘頻率的Silicon Labs 8051內核比傳統8051內核運行速率快了100倍。

　　Silicon Labs以3級流水線馮·諾依曼（Von-Neuman）架構來實現它的8051先進內核。3級流水線整合8位機明確的指令解碼邏輯的簡易性使得這個芯片能夠在0.35微米工藝下運行在100MHz時鐘頻率。由于與經典的8051代碼兼容至關重要，該架構保留一個帶有4個區域的32字節的寄存器文件，從而能夠更容易的進行上下文切換。經典8051的所有其他硬件方面也由于上面提及的原因而得到保留。圖2顯示了新一代Silicon Labs芯片中實現的8051內核。

　　圖2 - 最先進技術的8051 MCU示例

　　為了充分利用這些新型8051芯片的功能，需要創建一個系統定義識別并利用這種架構所提供特性的系統定義。例如，8051內核實現了可在某些寄存器或存儲位置直接執行邏輯運算操作的能力。這在幾乎任何控制應用中都是一項非常有用的特性，無論是工業還是其他領域。憑借Silicon Labs 8位芯片的運行頻率，這些操作能夠在單個時鐘周期內完成執行。這種方法帶來極佳的控制響應時間，這意味著當與相同配置的硬件實現相比時，bit-banged的總線定義能夠以一種相當合理的速率運行。例如，bit-banged的全雙工SPI能夠被實現為每位12個系統時鐘周期，在100MHz系統時鐘頻率下支持大于8MHz的位傳輸頻率。

　　另一項8051創新是為帶有嵌入閃存的閃存存儲器管理增加控制器，這為8051帶來快速啟動和執行代碼的能力。當然，指令取出路徑也要滿足速度需求，因此諸如預取指緩沖器、緩存和分支目標緩沖器這些高級特性也要被實現。Silicon Labs最新的8位MCU，例如EFM8UBx系列產品，實現了傳統的16位寬預取指緩沖器以支持50MHz操作。

　　鑒于這些系統的性能特點，新穎的I/O架構必須支持多種外設才能夠同時（或者分時共享）運行。為此目的，開發一個基于優先級的Crossbar架構才能允許任意外設以確定的方式，訪問幾乎任意端口。因此，在帶有大量I/O引腳的相同系統中實現多種高速外設成為可能，并且所有引腳都可以通過高性能CPU控制。

　　8051內核是8位機器，這意味著寄存器空間被限制僅僅能支持256個寄存器。僅具有高性能CPU和眾多外設，這是遠遠不夠的。為了克服寄存器空間的限制，存儲頁的概念被用于實現多個256字節地址空間定義，并且頁切換的機制也被實現。此外，某些系統寄存器以及關鍵外設寄存器在每一個頁中都是可訪問的。

　　----------------------------------------------------------

　　本文選自4月份《智能硬件特刊》，更多技術熱文可進入特刊詳情頁面下載瀏覽！