CortexA7和cortexA53的L1 data Cache 實現機制與前面一樣，但L2 Cache的實現不同。雖然同樣是write back + write allocate，但其有個自動檢測機制，檢測到連續地址的127次Cache line的write操作可以自動切換到write through+write no allocate。如圖2所示，地址0x1002000之后的數據就直接寫到DDR中了。

根據上面的分析，對于CPU向外寫數據的操作，在小于一定大小的情況下，實際上并不會操作DDR，而是在操作L2 Cache。表1是兩款手機CPU 同頻下的memset性能對比，它們的CPU分別使用了ARM cortexA7和cortexA9。

從表中數據可以看出，在size小于10 KB時，cortexA9性能好于cortexA7，此時都是對L2 Cache的訪問，性能決定于CPU的指令發射能力以及流水線的亂序執行能力，這些能力cortexA9都強于cortexA7。在10 KB100 KB時，cortexA9的性能逐漸被cortexA7反超，因為此時cortexA9也開始有訪問DDR的操作了，size越大訪問DDR占比越大，最后幾乎完全是對DDR的訪問了。這時性能主要由DDR的性能決定。

2.2對連續地址的讀操作

CPU對連續地址的讀取速度也是反映帶寬性能的重要指標，可用C語言描述如下：

int *src;

for(int i=0;i

value = *(src + i);

cortexA5和cortex-A9的L2 Cache是非exclusive模式，即L1不命中時，從DDR讀取回來的Cache line會保存在L2 Cache中。如圖3。

CortexA7和cortexA53的L2 Cache是exclusive模式，即L1不命中時，從DDR讀取回來的Cache line不會保存在L2 Cache中。只有當被改寫過的Cache line從L1 Cache刷出來時才會存到L2 Cache中。如圖4。

以上兩種實現方式各有利弊。做重復讀取性能測試時，如果數據量小于L1 data Cache size，exclusive模式和非exclusive模式性能相當。當數據量大于L1 data Cache size，且小于L2 Cache size時，非exclusive模式性能較好。當數據量大于L2 Cache size時，exclusive模式性能略好，如果除了讀操作還有其他的寫操作，那么exclusive模式性能優勢就更明顯了，因為這種模式下讀操作占用了較少的L2 Cache，可以分配給其他操作使用。