針對(duì)飛控模擬裝置中基于HDLC協(xié)議通信需求，完成了一種新的基于FPGA+ARM架構(gòu)HDLC協(xié)議控制器的設(shè)計(jì)。文中首先介紹了HDLC協(xié)議的幀結(jié)構(gòu)和循環(huán)冗余校驗(yàn)（CRC）原理，然后結(jié)合FPGA可進(jìn)行任意數(shù)據(jù)寬度操作和ARM編程簡(jiǎn)單靈活的優(yōu)點(diǎn)，有效實(shí)現(xiàn)了符合HDLC協(xié)議的幀結(jié)構(gòu)和CRC校驗(yàn)的應(yīng)用方法，滿(mǎn)足HDLC協(xié)議要求。應(yīng)用結(jié)果表明設(shè)計(jì)能夠很好地滿(mǎn)足各項(xiàng)功能指標(biāo)的技術(shù)要求。

高級(jí)數(shù)據(jù)鏈路控制（HDLC，High-Level Data Control）是一種同步數(shù)據(jù)傳輸、面向比特的數(shù)據(jù)鏈路層協(xié)議，具有差錯(cuò)檢測(cè)功能強(qiáng)大、高效和同步傳輸?shù)奶攸c(diǎn)，目前HDLC協(xié)議已成為是通信領(lǐng)域中應(yīng)用最廣泛的協(xié)議之一，在飛行器設(shè)計(jì)領(lǐng)域經(jīng)常用作飛控與舵機(jī)，助推器等之間通信的通信協(xié)議。

飛行控制模擬裝置是在飛行器研制的方案階段，用于飛行控制系統(tǒng)軟件開(kāi)發(fā)及仿真評(píng)估，飛行控制軟件往往是A級(jí)軟件，它的任何問(wèn)題都將造成飛行失效，進(jìn)而引起整個(gè)系統(tǒng)的癱瘓。采取飛行器控制系統(tǒng)模擬裝置進(jìn)行軟件算法驗(yàn)證，對(duì)各個(gè)分系統(tǒng)軟件調(diào)試和系統(tǒng)驗(yàn)證，能夠加快飛行器設(shè)計(jì)進(jìn)度，減少設(shè)計(jì)風(fēng)險(xiǎn)和成本。

本文研究的HDLC協(xié)議控制器用于某型飛行器的飛控模擬裝置與舵機(jī)控制器之間的通信。一般而言HDLC協(xié)議主要是通過(guò)使用專(zhuān)用芯片和軟件編程的方式來(lái)實(shí)現(xiàn)。目前在市場(chǎng)上有很多專(zhuān)用的HDLC協(xié)議處理芯片如MT8952B、MK5025，這些芯片性能可靠但功能針對(duì)性太強(qiáng)，適合應(yīng)用于特定用途的大批量產(chǎn)品中。軟件編程方式是通過(guò)針對(duì)微控制器或信號(hào)處理器進(jìn)行編程，但是由于微控制器或信號(hào)處理器是基于字節(jié)（8位、16位等）的處理，而HDLC協(xié)議幀的解析和生成是面向比特的處理，因而這種方法會(huì)大大增加微處理器或信號(hào)處理器的負(fù)荷。考慮到本設(shè)計(jì)中針對(duì)的飛控模擬裝置中存在大量不同總線接口需要處理，其處理器為FPGA+ARM，F(xiàn)PGA能對(duì)任意數(shù)據(jù)寬度的信號(hào)進(jìn)行處理，ARM具備編程簡(jiǎn)單，修改靈活的優(yōu)點(diǎn)，為此本文在此基礎(chǔ)上采用FPGA+AHM的方式利用FPGA完成符合HDLC協(xié)議的數(shù)據(jù)傳輸控制，ARM完成CRC校驗(yàn)和信息幀解包，最終實(shí)現(xiàn)HDLC協(xié)議控制器的設(shè)計(jì)。

1 HDLC協(xié)議及CRC原理介紹

HDLC是高級(jí)鏈路層控制協(xié)議，面向位的數(shù)據(jù)鏈路層協(xié)議。HDLC通常為點(diǎn)一點(diǎn)或點(diǎn)一多點(diǎn)結(jié)構(gòu)，可用于半雙工或全雙工通信，采用同步傳輸方式，常用于中高速數(shù)據(jù)傳輸場(chǎng)合。HDLC采用滑動(dòng)窗口協(xié)議，可以同時(shí)確認(rèn)幾個(gè)幀；另外，每個(gè)幀都含有地址地段，這樣在多點(diǎn)結(jié)構(gòu)中，主站可以同時(shí)和多個(gè)從站建立連接，而每個(gè)從站只接收含有本站地址的幀，因此HDLC的傳輸效率比較高，具有較高的吞吐率。在HDLC協(xié)議控制器中，其實(shí)現(xiàn)的關(guān)鍵在于兩個(gè)方面，一方面為保證幀間隔標(biāo)志的唯一性，在后續(xù)的字段中采用“0”比特插入/刪除技術(shù)。發(fā)送時(shí)，幀間隔標(biāo)志之外的所有信息，只要出現(xiàn)連續(xù)的5個(gè)“1”，則自動(dòng)插入一個(gè)“0”；同樣，接收方在接收數(shù)據(jù)時(shí)，只要遇到連續(xù)的5個(gè)“1”，則自動(dòng)將其后的“0”刪除掉；另一方面是CRC碼的產(chǎn)生及校驗(yàn)，即在發(fā)送端，利用生成多項(xiàng)式自動(dòng)生成一幀數(shù)據(jù)的CRC校驗(yàn)碼并附在信息段后發(fā)送出去；在接收端，對(duì)接受到的一幀數(shù)據(jù)作CRC碼的校驗(yàn)。

CRC的全稱(chēng)為Cvclic Redundancy Chcck，中文名稱(chēng)為循環(huán)冗余校驗(yàn)。它是一類(lèi)重要的線性分組碼。編碼和解碼方法簡(jiǎn)單，檢錯(cuò)和糾錯(cuò)能力強(qiáng)，在通信領(lǐng)域廣泛地用于實(shí)現(xiàn)差錯(cuò)控制。其基本原理是：對(duì)于一個(gè)給定的（N，K）碼（在K位信息碼后再拼接R位的校驗(yàn)碼，N=R+K），可以證明存在一個(gè)最高次冪為N-K=R的多項(xiàng)式C（x）。根據(jù)C（x）可以生成K位信息的校驗(yàn)碼，而G（x）叫做這個(gè)CRC碼的生成多項(xiàng)式。校驗(yàn)碼的具體生成過(guò)程為：假設(shè)要發(fā)送的信息用多項(xiàng)式C（X）表示，將C（x）左移R位（可表示成C（x）*2R），這樣C（x）的右邊就會(huì)空出R位，這就是校驗(yàn)碼的位置。用C（x）*2R除以生成多項(xiàng)式G（x）得到的余數(shù)就是校驗(yàn)碼。根據(jù)R的不同，形成多種不同的CRC標(biāo)準(zhǔn)，如（3RC-4：x4+x+1、CRC-8：x8+x6+X4+x3+X2+ X1、CRC16-CCITT：x16+X12+x5+1等。本文采用的即是CRC16-CCITT標(biāo)準(zhǔn)。

2 HDLC控制器設(shè)計(jì)

2.1 HDLC協(xié)議處理電路設(shè)計(jì)

為滿(mǎn)足飛行器設(shè)計(jì)驗(yàn)證需求，可以實(shí)現(xiàn)基于HDLC協(xié)議傳輸?shù)撵`活配置，其功能和技術(shù)指標(biāo)要求如下：422全雙工；傳輸速率可調(diào)，最大達(dá)到2 Mbps；通信距離不超過(guò)5 m；通訊誤碼率小于10-7；幀頭7E與幀尾個(gè)數(shù)可調(diào)，CRC校驗(yàn)方式采用CCITT-CRC16.根據(jù)功能和技術(shù)指標(biāo)要求以及飛控模擬裝置總體配置狀況，控制器總體框圖如圖1所示。

圖1 控制器整體框圖

其中數(shù)據(jù)處理單元采用ARM實(shí)現(xiàn)，完成數(shù)據(jù)幀的CRC校驗(yàn)和信息提取，并根據(jù)設(shè)定初始化傳輸控制單元的參數(shù)，包括波特率，7E有效個(gè)數(shù)；傳輸控制單元采用FPCA實(shí)現(xiàn)，主要功能是實(shí)現(xiàn)HDLC傳輸控制邏輯和數(shù)據(jù)緩存；接口總線采用全雙工RS422數(shù)據(jù)總線，由于RS422傳輸線為差分電壓，因此需要進(jìn)行電平轉(zhuǎn)化，為此根據(jù)設(shè)計(jì)要求本文設(shè)計(jì)的控制器選用MAX3491作為電子轉(zhuǎn)換芯片，其轉(zhuǎn)換速度達(dá)到10Mbps以滿(mǎn)足需要。文中將針對(duì)HDLC控制器設(shè)計(jì)重點(diǎn)介紹數(shù)據(jù)處理單元、輸出控制邏輯兩部分。

2.2 HDLC傳輸控制單元

HDLC傳輸是按位操作，因此采用FPGA完成，F(xiàn)PGA采用altera公司的CYCLONEⅡ系列的FPGA，開(kāi)發(fā)平臺(tái)基于QuartuslI 6.0開(kāi)發(fā)環(huán)境，利用有限狀態(tài)機(jī)設(shè)計(jì)實(shí)現(xiàn)HDLC協(xié)議的傳輸控制部分，并最終以IP核的方式給出設(shè)計(jì)實(shí)現(xiàn)，便于開(kāi)發(fā)人員進(jìn)行維護(hù)和升級(jí)。

由于HDLC協(xié)議控制器是全雙工通信，即包含了HDLC同步比特?cái)?shù)據(jù)的接收電路設(shè)計(jì)和HDLC同步比特?cái)?shù)據(jù)幀的發(fā)送電路設(shè)計(jì)。在FPGA的設(shè)計(jì)中，接收端和發(fā)送端都是基于比特的處理，其功能框圖如圖2所示。

圖2 HDLC協(xié)議控制器傳輸接受功能框圖

在接收端，一直根據(jù)接收時(shí)鐘RCLK信號(hào)的上升沿接收數(shù)據(jù)，在信息幀發(fā)出以前，判斷幀頭“7E”，并記錄“7E”個(gè)數(shù)，當(dāng)“7E”個(gè)數(shù)滿(mǎn)足設(shè)定要求，開(kāi)始啟動(dòng)信息幀的接收，并開(kāi)啟數(shù)1計(jì)數(shù)器，當(dāng)遇到連續(xù)5個(gè)“1”時(shí)刪除其后的“0”，同時(shí)進(jìn)行串并轉(zhuǎn)換，將數(shù)據(jù)按8BIT組成一字節(jié)，存入FIFO中，整字節(jié)接收完畢后，如接收到“7E”表明該信息幀結(jié)束，并開(kāi)始記錄“7E”個(gè)數(shù)，當(dāng)“7E”個(gè)數(shù)滿(mǎn)足幀尾設(shè)定要求，表明該幀接收完畢，否則表示接收出錯(cuò)，拋棄該幀。圖3即為接收幀狀態(tài)轉(zhuǎn)移圖。

圖3 接受幀狀態(tài)轉(zhuǎn)移圖

在發(fā)送端，接收到ARM啟動(dòng)發(fā)送指令后，發(fā)送相應(yīng)個(gè)數(shù)幀頭0x7E，然后將數(shù)據(jù)從發(fā)送FIFO中取出，進(jìn)行并串轉(zhuǎn)換，在根據(jù)設(shè)置的時(shí)鐘TCLK的下降沿，逐位發(fā)送數(shù)據(jù)到Tx線路上，并且在連續(xù)發(fā)送了5個(gè)比特“1”后，自動(dòng)插入比特“0”，發(fā)送結(jié)束后發(fā)送相應(yīng)個(gè)數(shù)幀尾0x7E，結(jié)束該次發(fā)送。發(fā)送幀狀態(tài)轉(zhuǎn)移圖如圖4所示。

圖4 發(fā)送幀狀態(tài)轉(zhuǎn)移圖

圖5 HDLC數(shù)據(jù)處理單元數(shù)據(jù)接受流程圖

2.3 HDLC數(shù)據(jù)處理單元

HDLC數(shù)據(jù)處理單元主要完成信息的幀的CRC校驗(yàn)和打包解包任務(wù)，其處理芯片采用意法半導(dǎo)體的STM32F103系列ARM芯片，該芯片具有開(kāi)發(fā)簡(jiǎn)單靈活，成本較低的優(yōu)勢(shì)。數(shù)據(jù)處理單元對(duì)數(shù)據(jù)的處理同樣包括接收和發(fā)送兩部分，以接收為例，具體工作流程圖如圖5所示。

當(dāng)進(jìn)入接收中斷進(jìn)程時(shí)，首先讀空接收FIFO，其中最后兩次讀出的數(shù)據(jù)為該幀信息的CRC校驗(yàn)碼，利用該校驗(yàn)碼進(jìn)行CRC校驗(yàn)，校驗(yàn)采用CRC-16-CCITT標(biāo)準(zhǔn)，生成r取值為16，其生成多項(xiàng)式為：C（x）=x16+x12+x2+1傳統(tǒng)CRC校驗(yàn)是對(duì)消息逐位處理，對(duì)于ARM來(lái)說(shuō)，這樣效率是很低的。為了提高時(shí)間效率，通常的思想是以空間換時(shí)間。考慮到內(nèi)循環(huán)只與當(dāng)前的消息字節(jié)和crc_reg的低字節(jié)有關(guān)，針對(duì)crc_reg低字節(jié)建立數(shù)表進(jìn)行查詢(xún)相應(yīng)的CRC校驗(yàn)碼，最終循環(huán)完畢如果沒(méi)有差錯(cuò)發(fā)生則結(jié)果應(yīng)為0。

發(fā)送單元與接收單元類(lèi)似，為其逆過(guò)程，首先將信息按約定幀格式打包，然后進(jìn)行CRC校驗(yàn)，將校驗(yàn)碼放入信息幀的最后2個(gè)字節(jié)，并將該信息幀通過(guò)數(shù)據(jù)總線存入FPGA的發(fā)送FIFO中，最后寫(xiě)入發(fā)送標(biāo)志字，啟動(dòng)FPGA發(fā)送傳輸控制邏輯。

3 驗(yàn)證及結(jié)果

為完成設(shè)計(jì)，首先采用ModelSim進(jìn)行仿真驗(yàn)證，如圖6所示通過(guò)激勵(lì)文件生成ARM與FPCA的讀寫(xiě)時(shí)序，給出符合HDLC幀格式的一組數(shù)據(jù)寫(xiě)入FPGA發(fā)送FIFO，并啟動(dòng)發(fā)送，在激勵(lì)文件中將RX/RCLK與TX/TCLK短接，形成回環(huán)，F(xiàn)PGA根據(jù)協(xié)議控制器接收到數(shù)據(jù)，并將數(shù)據(jù)存入接收FIFO，完成驗(yàn)證。其邏輯時(shí)序滿(mǎn)足HDLC協(xié)議幀格式和通信時(shí)序要求。

最后按照設(shè)計(jì)要求將設(shè)計(jì)好的HDLC通信協(xié)議控制器加載至FPGA與ARM上，并與串口通信卡BST23109進(jìn)行回環(huán)測(cè)試，該卡能夠?qū)崿F(xiàn)串口同步模式，通信滿(mǎn)足HDLC協(xié)議要求。試驗(yàn)結(jié)果表明在5 m通信距離內(nèi)，波特率可達(dá)2 Mb/s，誤碼率為10-8。

4 結(jié)論

文中針對(duì)飛行模擬裝置中HDLC協(xié)議的應(yīng)用需求開(kāi)展了HDLC協(xié)議控制器的設(shè)計(jì)，文中首先介紹了HDLC協(xié)議的相關(guān)內(nèi)容，然后重點(diǎn)介紹了HDLC協(xié)議控制器軟硬件實(shí)現(xiàn)，詳細(xì)給出于HDLC協(xié)議控制器的沒(méi)計(jì)實(shí)現(xiàn)過(guò)程。通過(guò)仿真和實(shí)測(cè)試驗(yàn)表明在5m通信距離內(nèi)，波特率可達(dá)2Mb/s，誤碼率為10-8。在該飛行模擬裝置交付使用過(guò)程中，該控制器功能完整，能夠很好地滿(mǎn)足各項(xiàng)指標(biāo)的技術(shù)要求。