1 EMC的特點

嵌入式系統EMC(Electro Magnetic Compatibility)即嵌入式系統電磁兼容性，指嵌入式系統在復雜電磁環境中抵抗其他系統所產生的電磁干擾同時本身產生的電磁干擾又不影響其他系統正常工作。EMC包括EMI(Electro Magnetic interference)和EMS(Electro Magnetic Susceptibility)分別表示嵌入式系統本身產生電磁干擾和嵌入式系統抗電磁干擾的能力。一般要求盡量減小系統工作時本身產生的電磁干擾，加強系統抵抗電磁干擾的能力。例如高頻諧波干擾，這是目前嵌入式系統工作不定的最大潛在因素。怎樣減小嵌入式系統干擾增強其抗干擾性能，盡可能地提高嵌入式系統工作的穩定性和可靠性成為電子工程師們的一大技術難題。

2 嵌入式系統EMC的產生

嵌入式系統產生電磁干擾的大小和抗電磁干擾的能力同系統本身功能有很大關系，不同嵌入式系統產生的電磁干擾不同抗電磁干擾能力也不同。

2．1 高次諧波干擾

根據Fourier series任何一個周期信號S(t)并非單一波形，都由直流分量、基波和各次諧波組成，諧波頻率十分豐富，周期信號S(t)可以用式(1)表示：

直流成分，當n=1時表示信號基波，n=2，3，4，…表示信號2，3，4，…各次諧波，其中基波是該信號主要組成成份，很多時候信號的特性呈現為基波特性。例如在電源系統中交流信號為S(t)=380sin 2π50t表示市電信號存在n=1的基波，信號在基波附近諧波頻率不斷增加、幅度迅速衰減，從理論上說正弦和余弦信號頻譜只存在一點沖擊信號。正弦信號本身所產生的諧波較小而其他電磁干擾參雜在正弦信號中造成系統諧波很大。系統對信號的基波要加以利用，對信號的諧波要加以抑制、濾除。正弦信號本身對外來干擾信號的抑制能力較差容易出現EMC，嚴重干擾系統工作，影響系統穩定性。

2．2 嵌入式系統主頻過高，引起干擾

隨著電子技術的發展，CPU處理速度越來越快，數據吞吐量越來越大，主頻越來越高。8位51單片機系統主頻為12 MHz，16位凌陽單片機系統主頻為50 MHz，Altera公司Cyclone系列FPGA芯片系統主頻可達200 MHz，以Inter PAX255，PAX270，PAX310為核心的嵌入式系統主頻可達820 MHz，CPU主頻過高信號變化速率過快，信號幅度大的地方容易引起干擾。根據Fourier Series和Euler Formula，方波信號頻譜為Sine信號，Sine信號為連續信號其本身諧波很大，容易造成系統工作不穩定。

2．3 系統中大功率、大電流用電器動作產生火花引起干擾

系統中含有大功率、大電流繼電器或交流接觸器，驅動電流或電壓過大使諧波幅度大，容易產生較強的電磁干擾；在復雜電磁環境中電機頻繁啟動與大電流有觸點開關的打火現象都會引起很強的電磁干擾，在要求較高的系統中必須解決，否則會引起系統工作不穩定、可靠性差。

2．4 微弱模擬信號的提取與高精度數據采集放大

隨數字信號高速發展，很多模擬信號要轉變成數字信號進行處理，CPU處理完成后又要將數字信號還原成模擬信號，涉及微弱模擬信號的提取和采集放大電路。對于微弱模擬信號的提取通常采用傳感器，傳感器提取的模擬信號非常微弱如果受到外來干擾或系統本身干擾，會造成系統數據采集和處理有誤精度不高、系統工作不穩定。

2．5 電子元器件和電路板本身所產生的寄生干擾

每個電子元器件都有不同的截止頻率，元器件在不同的頻率下會呈現不同的特性。如果信號衰減和信號畸變過大會造成整個系統穩定度受影響甚至系統“死機”或“程序跑飛”。信號頻率過高電容的分布電感，電感的分布電容，電阻對高頻信號的反射，引線的分布電容和分布電感影響系統穩定性，當引線長度大于噪聲頻率相應波長的1／20時，就產生天線效應，噪聲通過引線向外發射。

3 嵌入式系統硬件抗EMC技術

嵌入式系統工作不穩定、不可靠因素有很多，干擾可以來自系統本身也可以來自本系統外其他系統，關于系統干擾靠軟件處理能起一定作用，但僅靠軟件沒有硬件的局面難以支撐，系統抗干擾問題始終難以解決。在可編程系統中為了增加系統穩定性和可靠性，減小系統CPU開支，常用以下方法：

3．1 抑制電源諧波干擾

在可編程電子系統中，能夠解決好電源干擾問題就解決整個系統干擾的一大半，很多干擾都是從電源中出來，電源干擾過大會造成系統不穩定。單純正弦信號不會有干擾，關鍵正弦信號處于干擾很大的環境中，這時正弦信號就會附加干擾。例如：電源線過長在電源線上就會產生寄生干擾，可以在電源線上加上小磁珠或磁環濾波，要求不高的情況下可以加100 Ω電阻對干擾信號進行衰減，使干擾信號對系統不起作用。對開關電源來說，主要是振蕩器振蕩頻率過高引起諧波，不僅影響電源而且會影響整個系統，開關電源效率較高很多地方都采用，但在要求比較高的系統中仍然采用線性電源。

3．2 CPU選擇能夠滿足系統要求的最低主頻

CPU主頻過高系統時鐘加快，系統時鐘產生的方波頻率升高，由方波帶來的諧波隨之增加。從Fourier Series和Euler Formula得單一方波比正弦波的諧波幅度大得多，諧波頻率復雜得多，由此系統主頻越高產生的諧波越復雜，影響系統工作的穩定性。但隨著電子技術的發展，CPU主頻越來越高，電子系統越來越復雜，功能不斷增加，集成度不斷提高，但對于CPU來說無論哪方面使用，系統主頻夠用即可。

3．3 減小信號在傳輸過程中的衰減、畸變和反射

現代集成電路制造主要采用CMOS技術，輸入阻抗大、輸出阻抗小，抗干擾能力強，適合小信號放大。CMOS集成電路輸入電流大約為1 mA，信號在電路板上延時Td與電路板引線阻抗有關，阻抗越大信號衰減越大、信號延時越長、系統發熱越大，系統穩定性越差。在高速系統設計過程中要考慮PCB信號傳輸延時Td，使信號人為延時Tr大于信號傳輸延時。

3．4 注意PCB布線和元器件高頻特性

PCB布線最大原則是元器件之間引線盡量短、信號線交叉盡量少，盡量不用或少用過孔。模擬地、數字地、高頻地分開走線，然后匯聚成一點，大功率器件、小功率器件和干擾信號特別大的器件在布局時要分開。對干擾信號特別敏感的高頻元器件可以用金屬罩屏蔽起來，避免電磁干擾。

3．5 退耦電容的使用

一般在系統集成電路供電引腳旁都要放置去耦陶瓷電容到地，濾除電源在傳輸過程中所產生的寄生干擾。去耦電容選取并不嚴格，一般來說都是可按f=1／C來選取，對于CPU控制系統來說濾除10～100 MHz電源信號寄生干擾，電容取0．01～0．1μF陶瓷電容，系統要求較高的高速電路中可以在集成電路電源端到地用一個1～10μF的電解電容，濾除電源1～10GHz的諧波干擾。