1. 設定刷新定時器(refresh timer)的預分頻(prescaler)參數：它決定刷新定時器的輸入頻率(input clock)。總線頻率除以此參數(或者還要再加上一個正整數值)就等于刷新定時器。

　　2. 設定刷新定時器的計時時間的長度(或刷新速率)：亦即，設定刷新SDRAM暫存內容的時間間隔。當此計時時間終了時，內存控制器會自動發出刷新請求。例如：若已知系統頻率和最大可允許的刷新時間，就可以經由預分頻參數、系統頻率、最大可允許的刷新時間，求出適當的刷新時間間隔(不能大于最大可允許的刷新時間)。請參考上節的REFRESH RATE定義。

　　3. 設定基準地址(base address)：大多數的SoC都是采用多任務式總線(multiplexed bus)架構，使不同種類的內存、不同的數據端口大小(port size)能夠共享使用相同的總線，此時，內存控制器必須根據此基準地址，來和目前所要存取的地址做比較，之后，內存控制器才能知道目前要和哪一種內存——具有某種特定的屬性——進行存取作業。這些特定的屬性包括：內存的作業模式或類型、數據端口大小、防止寫入、使用外部的內存控制器、局部區域的獨立運算(atomic opration)、支持數據管線作業(data pipelining;可以增加一個執行周期，以省略掉數據建立所需的額外時間)、數據是正確的。

　　4. 設定存取模式：這包含，設定SDRAM的大小、單一SDRAM的內部記憶排的數量、行起始地址的位(row start address bit)、行地址線的數目(row address lines)、分頁模式(當總線閑置時，分頁是關閉的;亦或一直保持開啟，直到發生分頁失誤或執行刷新作業)、取消內部記憶排交錯(bank interleaving)。

　　5. 設定作業模式：這包含，選擇多任務尋址的方式(記憶排交錯或分頁交錯)、啟動刷新作業、存取SDRAM時執行何種作業、選擇多任務尋址的腳位與記憶排的多任務地址線、決定A10腳位、設定SDRAM的各種時間參數(請參考上節介紹與SDRAM規格書)、突量數據(burst)的長度、開啟外部多任務尋址、延長SDRAM的控制(命令)時間。

　　6. 按照不同內存控制器的要求，執行SDRAM的初始化程序(下列僅是范例)：

　　對所有記憶排，執行PRECHARGE命令1次。
執行CBR REFRESH命令8次。
執行MODE REGISTER WRITE命令1次。
啟動刷新服務，讓SDRAM進入正常作業狀態中。
轉譯備份緩沖器

　　“轉譯備份緩沖器(Translation Lookaside Buffer;TLB)”保存著最近才被使用的“分頁表項目(page table entry;PTE)”。PTE是一種數據結構，包含著可以將“有效地址”轉譯成“實體地址”的信息。PTE是以分頁為一個儲存單位，一個分頁是4 KBytes。通常，32-bit處理器的一個PTE含有8 Bytes的信息，而64-bit處理器的一個PTE含有16 Bytes的信息。

　　通常，TLB是位于“內存管理單元(MMU)”內部，而且又可區分為：指令MMU內的“指令TLB(ITLB)”、數據MMU內的“數據TLB(DTLB)”。它們和外部內存的關系很密切，所以，在完成SDRAM的初始化作業之后，通常會令全部的PTE無效，并關閉指令緩沖器(I Cache)和數據緩沖器(D Cache)，以清除所有殘留的數據。

　　結 語

　　內存的控制方式在系統開機時就被決定了。因此，如果要對SDRAM進行硬件線路的除錯驗證，都必須在開機程序(boot code)中進行。若不了解SDRAM的規格和SoC處理器的內存控制方式，這個除錯工作將會變得很困難。