STC15系列單片機還提供另一種高速串行通信接口 —— SPI接口。SPI是一種全雙工、高速、同步的通信總線，有兩種操作模式：主模式和從模式。在主模式中支持高達3 Mbps的速率(工作頻率為12MHz時,如果CPU主頻采用20MHz到36MHz,則可更高，從模式時速度無法太快，SYSclk/4以內較好),還具有傳輸完成標志和寫沖突標志保護。

一、 與SPI功能模塊相關的特殊功能寄存器

1.1SPI控制寄存器SPCTL

SPCTL : SPI控制寄存器

SSIG：SS引腳忽略控制位。

SSIG=1，MSTR（位4）確定器件為主機還是從機

SSIG=0，SS腳用于確定器件為主機還是從機.SS腳可作為I/O口使用(見SPI主從選擇表)

SPEN：SPI使能位。

SPEN=1，SPI使能；

SPEN=0，SPI被禁止，所有SPI引腳都作為I/O口使用。

DORD：設定SPI數據發送和接收的位順序

DORD=1， 數據字的LSB(最低位)最先發送；

DORD=0， 數據字的MSB(最高位)最先發送。

MSTR：主/從模式選擇位(見SPI主從選擇表）。

CPOL：SPI時鐘極性

CPOL=1，SCLK空閑時為高電平。SCLK的前時鐘沿為下降沿而后沿為上升沿。

CPOL=0，SCLK空閑時為低電平。SCLK的前時鐘沿為上升沿而后沿為下降沿。

CPHA：SPI時鐘相位選擇。

CPHA=1， 數據在SCLK的前時鐘沿驅動，并在后時鐘沿采樣

CPHA=0， 數據在SS為低（SSIG＝0）時被驅動，在SCLK的后時鐘沿被改變，并在前時鐘沿被采樣。（注：SSIG = 1時的操作未定義）

SPR1、SPR0：SPI時鐘頻率選擇控制位：

表中，CPU_CLK是CPU時鐘。

1.2 SPI狀態寄存器SPSTAT

SPSTAT: SPI狀態寄存器

SPIF：SPI傳輸完成標志。

當一次串行傳輸完成時，SPIF置位 SPI中斷被打開(即ESPI (IE2.1) 和EA(IE.7) 都置位)，則產生中斷。SPI處于主模式且SSIG=0時，如果SS為輸入并被驅動為低電平，SPIF也將置位 "模式改變"。SPIF標志通過軟件向其寫入"1"清零。

WCOL：SPI寫沖突標志。

在數據傳輸的過程中如果對SPI 數據寄存器SPDAT執行寫操作，WCOL將置位。WCOL標志通過軟件向其寫入"1"清零。

1.3 SPI數據寄存器SPDAT

SPDAT: SPI數據寄存器

SPDAT.7 - SPDAT.0: 傳輸的數據位Bit7～Bit0。

1.4 中斷允許寄存器2

ESPI : SPI中斷允許位

ESPI=1，允許SPI中斷，

ESPI=0，禁止SPI中斷。

二、SPI接口的結構

STC15系列單片機的SPI功能方框圖如下圖所示。

SPI的核心是一個8位移位寄存器和數據緩沖器，數據可以同時發送和接收。在SPI數據的傳輸過程中，發送和接收的數據都存儲在數據緩沖器中。對于主模式，若要發送一字節數據，只需將這個數據寫到SPDAT寄存器中。主模式下SS信號不是必需的；但是在從模式下，必須在SS信號變為有效并接收到合適的時鐘信號后，方可進行數據傳輸。在從模式下，如果一個字節傳輸完成后，SS信號變為高電平，這個字節立即被硬件邏輯標志為接收完成，SPI接口準備接收下一個數據。

三、SPI接口的數據通信

SPI接口 有4個管腳 SCLK, MISO, MOSI和SS，可在3組管腳之間進行切換 SCLK/P1.5,MISO/P1.4, MOSI/P1.3和SS/P1.2 ]；SCLK_2/P2.1, MISO_2/P2.2, MOSI_2/P2.3和SS_2/P2.4][SCLK_3/P4.3, MISO_3/P4.1, MOSI_3/P4.0和SS_3/P5.4]。MOSI ( Master Out Slave In，主出從入)：主器件的輸出和從器件的輸入，用于主器件到從器件的串行數據傳輸。當SPI作為主器件時，該信號是輸出；當SPI作為從器件時，該信號是輸入。數據傳輸時最高位在先，低位在后 根據SPI規范，多個從機可以共享一根MOSI信號線。在時鐘邊界的前半周期，主機將數據放在MOSI信號線上，從機在該邊界處獲取該數據。MISO ( Master In Slave Out，主入從出)：從器件的輸出和主器件的輸入，用于實現從器件到主器件的數據傳輸。當SPI作為主器件時，該信號是輸入；當SPI作為從器件時，該信號是輸出。數據傳輸時最高位在先，低位在后 SPI規范中，一個主機可連接多個從機，因此，主機的MISO信號線會連接到多個從機上，或者說，多個從機共享一根MISO信號線。當主機與一個從機通信時，其他從機應將其MISO引腳驅動置為高阻狀態。SCLK ( SPI Clock，串行時鐘信號)：串行時鐘信號是主器件的輸出和從器件的輸入，用于同步主器件和從器件之間在MOSI和MISO線上的串行數據傳輸。當主器件啟動一次數據傳輸時，自動產生8個SCLK時鐘周期信號給從機。在SCLK的每個跳變處(上升沿或下降沿)移出一位數據。所以，一次數據傳輸可以傳輸一個字節的數據。SS( Slave Select，從機選擇信號)：這是一個輸入信號，主器件用它來選擇處于從模式的SPI模塊。主模式和從模式下SS的使用方法不同。在主模式下，SPI接口只能有一個主機，不存在主機選擇問題，該模式下SS不是必需的。主模式下通常將主機的SS管腳通過10KΩ的電阻上拉高電平。每一個從機的SS接主機的I/O口，由主機控制電平高低，以便主機選擇從機。

在從模式下，不管發送還是接收，SS信號必須有效。因此在一次數據傳輸開始之前必須將SS為低電平。SPI主機可以使用I/O口選擇一個SPI器件作為當前的從機。

SPI從器件通過其SS腳確定是否被選擇。如果滿足下面的條件之一，SS就被忽略：如果SPI系統被禁止，即SPEN(SPCTL.6)= 0(復位值)

如果SPI配置為主機，即MSTR(SPCTL.4)=1,并且P1.2/SS配置為輸出（ P1M0.2和P1M1.2）如果SS腳被忽略，即SSIG(SPCTL.7)＝ 1，該腳配置用于I/O口功能。

注：即使SPI被配置為主機（MSTR ＝ 1），它仍然可以通過拉低SS腳配置為從機（如果P1.2/SS配置為輸入且SSIG=0）。要使能該特性，應當置位SPIF(SPSTAT.7)。

四、SPI測試代碼

這里采用的是查詢法。

#define u16 unsigned int 
#define u8  unsigned char
// 控制寄存器 SPCTL
#define SSIG 1 // 1: 忽略SS腳，由MSTR位決定主機還是從機  0: SS腳用于決定主從機。
#define SPEN 1 // 1: 允許SPI，0：禁止SPI，所有SPI管腳均為普通IO
#define DORD 0 // 1：LSB先發，0：MSB先發
#define MSTR 1 // 1：設為主機 0：設為從機
#define CPOL 1 // 1: 空閑時SCLK為高電平，0：空閑時SCLK為低電平
#define CPHA 1 // 數據在SCLK的前時鐘沿驅動，并在后時鐘沿采樣
#define SPEED_4 0 // fosc/4
#define SPEED_8 1 // fosc/8
#define SPEED_16 2 // fosc/16
#define SPEED_32 3 // fosc/32
// 狀態寄存器 SPSTAT
#define SPIF 0x80 //SPI傳輸完成標志。寫入1清0。
#define WCOL 0x40 //SPI寫沖突標志。寫入1清0。
void Spi_Init(void)
{
  SPDAT = 0;                           //初始化SPDAT
  SPSTAT = SPIF | WCOL;                //清除SPI狀態標志
  SPCTL = (SSIG < < 7) + (SPEN < < 6)  + (MSTR < < 4) + (CPOL < < 3) + (CPHA < < 2) + SPEED_4; 
}
void Spi_Send(u8 dat)
{
  SPSTAT = SPIF + WCOL; //清0 SPIF和WCOL標志
  SPDAT = dat; //發送一個字節
  while (!(SPSTAT & SPIF));  //等待SPI數據傳輸完成
  SPSTAT = SPIF + WCOL; //清0 SPIF和WCOL標志
}