如何為DragonBoard 410c定制Android系統(tǒng)

上一篇博文《初識DragonBoard 410c》已經(jīng)為大家簡單介紹了DragonBoard 410c這款平臺，并且也介紹了Ubuntu系統(tǒng)和Android系統(tǒng)燒寫方法。今天，將介紹一下Android系統(tǒng)定制方面的內(nèi)容。這樣你就可以自己基于Android系統(tǒng)進行修改、定制、開發(fā)等，來滿足自己的需求。

下載Android源碼

大家可以通過repo命令下載代碼：

repo init -u git://codeaurora.org/platform/manifest -b release -m LA.BR.1.2.4-01810-8x16.0.xml

repo sync -c --no-tags -j4

上面的release版本是今年9月份的，如果大家想下載最新版本應該怎么辦呢？下面給大家介紹一下如何查找代碼庫的位置。

首先打開CodeAurora網(wǎng)站https://www.codeaurora.org/，點擊TOP PROJECTS的Android for MSM進入對應的project。

進入Android for MSM頁面后點擊下圖中紅色圓圈的Wiki按鈕，訪問此project的wiki頁面。

在Wiki頁面中查找Branch Release章節(jié)，你可以找到代碼下載方法（紅框處）。我們要下載Release分支的代碼，所以點擊下圖中紅圈處的release鏈接，會進入release列表頁面。

在此頁面就可以找到自己想要代碼的Manifest了，DragonBoard 410c用的是Snapdragon 410芯片，所以我們選擇的Chipset是msm8916_64。

修改確認kernel的UART配置

下載完代碼后，我們需要對kernel的UART進行簡單配置，具體配置參數(shù)可以參考kernel的devicetree文檔（kernel/Documentation/devicetree/bindings/tty/serial/msm_serial.txt）。

首先，確認kernel/arch/arm64/boot/dts/qcom/msm8916.dtsi里的blsp1_uart2設置，具體設置如下：

blsp1_uart2: serial@78b0000 {
    compatible = "qcom,msm-lsuart-v14";
    reg = <0x78b0000 0x200>;
    interrupts = <0 108 0>;
    status = "disabled";
    clocks = <&clock_gcc clk_gcc_blsp1_uart2_apps_clk>,
             <&clock_gcc clk_gcc_blsp1_ahb_clk>;
    clock-names = "core_clk", "iface_clk";
};

然后，確認kernel/arch/arm64/boot/dts/qcom/msm8916-pinctrl.dtsi里的uartconsole設置。

pmx-uartconsole {
    qcom,pins = <&gp 4>, <&gp 5>;
    qcom,num-grp-pins = <2>;
    qcom,pin-func = <2>;
    label = "uart-console";
    uart_console_sleep: uart-console {
        drive-strength = <2>;
        bias-pull-down;
    };
};

最后，確認kernel/drivers/clk/qcom/clock-gcc-8916.c中的blsp1_uart2_apps_clk_src ，如下：

static struct rcg_clk blsp1_uart2_apps_clk_src = {
        .cmd_rcgr_reg = BLSP1_UART2_APPS_CMD_RCGR,
        .set_rate = set_rate_mnd,
        .freq_tbl = ftbl_gcc_blsp1_uart1_6_apps_clk,
        .current_freq = &rcg_dummy_freq,
        .base = &virt_bases[GCC_BASE],
        .c = {
                .dbg_name = "blsp1_uart2_apps_clk_src",
                .ops = &clk_ops_rcg_mnd,
                VDD_DIG_FMAX_MAP2(LOW, 32000000, NOMINAL, 64000000),
                CLK_INIT(blsp1_uart2_apps_clk_src.c),
        },
};