Intel近日公布了第38個版本的ISA指令集擴展說明書，證實了非常奇怪的一個配置：14nm時代增加一個重要的指令集，但是進入10nm后一度消失，等到第二代再回歸。

這就是AVX512_BF16，一種矢量神經(jīng)網(wǎng)絡(luò)指令，支持bfloat16（BF16）格式。

這種格式介于標準化的半精度FP16、單精度FP32格式之間，能在16位空間內(nèi)通過降低精度來獲取更大的數(shù)值空間，在內(nèi)存中存放更多數(shù)據(jù)，減少數(shù)據(jù)進出空間的時間，還能降低電路復(fù)雜度，最終帶來計算速度的提升。

這種格式已經(jīng)成為深度學習事實上的標準，Google TPU、Intel FPGA/神經(jīng)網(wǎng)絡(luò)處理器都支持，將在今年上半年交付的Cooper Lake將會把它首次引入至強產(chǎn)品線。

Cooper Lake還是14nm工藝和Skylake架構(gòu)、最多56核心，但接口變成LGA4189，可以說唯一亮點就是AVX512_BF16，也因此不受待見，Intel已經(jīng)重新調(diào)整其定位，僅供非常狹小的四路、八路市場。

更受期待的還是基于10nm Ice Lake的更下一代至強，新工藝新架構(gòu)，今年晚些時候交付，但是根據(jù)Intel最新公布的文檔，Ice Lake至強雖然增加了PCONFIG、WBNOINVD、MKTME、ENCLV等新指令集，但是AVX512_BF16卻莫名其妙消失了，驗證了早先的猜測。

Intel沒有解釋具體原因，很可能是因為Ice Lake更換了新架構(gòu)，設(shè)計之初并未考慮AVX512_BF16。

幸運的是，第二代10nm Sapphire Rapids至強會重新支持AVX512_BF16，并加入一大波其他指令集，包括AVX512_VP2INTERSECT、CET、ENQCMD、PTWRITE、TPAUSE/UM、Arch LBRs、HLAT、SERIALIZE、TSXLDTRK，不過也有一個懸念，那就是PCONFIG、WBNOINVD、MKTME、ENCLV等指令集是否繼續(xù)支持尚未明確。

Sapphire Rapids將在明年正式發(fā)布，美國的下代頂級超級計算機Aurora就會配備這一平臺（同時也有AMD霄龍版本）。

在消費端，最新文檔也再次確認了Alder Lake，預(yù)計將是采用10nm工藝的桌面版產(chǎn)品，但傳聞稱它會再次更換接口變成LGA1700。

責任編輯：wv