1、概 述

隨著大規(guī)模集成電路水平的發(fā)展，以數(shù)字信號處理器（Digital Signal Process，DSP）為基礎(chǔ)的實時數(shù)字信號處理技術(shù)正在迅速發(fā)展，現(xiàn)已廣泛應用于圖像處理技術(shù)、語聲處理、智能化儀表、生物醫(yī)學與工程、通信、自動控制等領(lǐng)域。由 Analog Device 公司生產(chǎn)的 ADSP 是應用非常廣泛的一類 DSP，其典型產(chǎn)品有定點的 ADSP2181 和浮點的 ADSP21060。

在許多實際系統(tǒng)中，需要采用多片DSP級聯(lián)的方式進行處理。因此，ADSP2181 經(jīng)常經(jīng)級聯(lián)后用在實際系統(tǒng)中，我們設計了基于ISA總線的通用多 DSP 目標系統(tǒng)，這種系統(tǒng)可以用于早期研發(fā)及各種算法的硬件平臺，他對縮短實際系統(tǒng)開發(fā)周期、項目預研等都有重要意義和應用價值。

2、 通用多DSP目標系統(tǒng)的構(gòu)成

通用多 DSP 目標系統(tǒng)的構(gòu)成由 6 片 ADSP2181、2 片 A/D 變換器以及實現(xiàn)邏輯功能的 FPGA 組成，其原理框圖如圖 1 所示。

（1）處理系統(tǒng)

整個處理系統(tǒng)由 6 片 DSP 構(gòu)成，他完成對 2 路模擬信號的采集和數(shù)據(jù)處理。本系統(tǒng)采用的是 Analog Device 公司較為典型的定點DSP系列 ADSP2181，相鄰 2 片 DSP 之間的串口數(shù)據(jù)的發(fā)送與接收、幀同步信號的發(fā)送與接收分別對應相連，數(shù)據(jù)的傳輸采用自動緩沖的方式。

（2）系統(tǒng)輸入

系統(tǒng)輸入的模擬信號由 2 路精度為 12b 的串行 A／D 變換器完成，采樣率最高達 400kS／s，輸入模擬量為單極性（0～2．5V）信號。模擬信號經(jīng) A／D 變換器后以串行方式送入第 1 片 DSP。

（3）時序控制

系統(tǒng)時序控制由 FPGA（Field Programmable Gate Array，現(xiàn)場可編程門陣列）實現(xiàn)，系統(tǒng)采用 Altera 公司的 FPGA 芯片 EPFl0K10，其實現(xiàn)的主要功能有：

①產(chǎn)生 ISA 總線對各片 DSP 訪問的地址譯碼與控制；

②產(chǎn)生通過 IDMA 端口訪問 DSP 所需的控制信號 IAL，IWR， IRD 和 IS；

③產(chǎn)生各個 DSP 的復位信號；

④產(chǎn)生滿足 A／D 轉(zhuǎn)換器時序要求的控制信號 CLK（串口時鐘）和 CONV（轉(zhuǎn)換控制）。

另外，F(xiàn)PGA 還完成了 DSP 與 ISA 總線之間數(shù)據(jù)傳輸所需的控制時序，有效地保證了數(shù)據(jù)傳輸?shù)目煽啃浴?/p>

3 、通用多 DSP 目標系統(tǒng)的硬件設計

（1）目標系統(tǒng)的地址分配與實現(xiàn)

每塊 DSP 目標板只占用一組端口地址，每組地址共 4 個：數(shù)據(jù)端口、地址端口、復位端口和控制端口。組起始地址通過 4b 跳線開關(guān)加以選擇，設開關(guān)值為 n，則板卡起始地址為 360-4×n（記作 port），其他 3 個端口地址分別為 port+2，port+4，port+6。在 FPGA 中采用如圖 2 所示的邏輯，實現(xiàn)了目標系統(tǒng)板端口地址的動態(tài)分配。

數(shù)據(jù)端口 port 用于實現(xiàn)對 DSP 內(nèi)部存儲器的讀寫操作，完成 DSP 與上位機之間的數(shù)據(jù)傳輸。

地址端口 port+2 用于提供對 DSP 進行讀寫操作時 DSP 內(nèi)部程序存儲區(qū)（PM）或數(shù)據(jù)存儲區(qū)（DM）的起始地址。

復位端口 port+4 用于對 DSP 進行復位操作，實現(xiàn)對 DSP 的軟復位。

控制端口 port+6 用于選擇要操作的 DSP。

（2）控制信號的形成

目標板上 6 片 DSP 占用同一端口地址，系統(tǒng)工作時，可以對任意 DSP 的任一數(shù)據(jù)區(qū)進行讀寫操作。對 DSP 的片選信號是通過對控制端口的操作來實現(xiàn)的。當 A2A1=11 時，對應于 DSP 的控制端口，這時數(shù)據(jù)線的低 3 位（DATA［2．．0］）用于指定 6 個 DSP 中的一個。

4 、下載軟件設計

ADSP2181 片內(nèi)集成了一個可以訪問其內(nèi)部存儲器的 16 b IDMA 端口，主機通過此端口可以訪問 ADSP2181 片內(nèi)的程序存儲器和數(shù)據(jù)存儲器的任一單元，實現(xiàn)對 DSP 下載文件、傳輸數(shù)據(jù)等操作，這一過程是通過上位機對 DSP 的 IDMA 端口的操作來完成的。本文設計了基于 VB 的通用多 DSP 目標系統(tǒng)的下載軟件，通過上位機對目標系統(tǒng)進行各種操作。

（1）端口選擇 選擇一組端口地址，他應與目標板的端口地址相一致；

（2）處理器選擇 選擇所要進行讀寫操作及下載的處理器號（1#～6#）；

（3）下載文件選擇 選擇要加載到指定 DSP 的程序；

（4）下載 執(zhí)行下載操作，并自動檢查加載是否成功，若不成功，則重新加載；

（5）讀處理器選擇 調(diào)用讀處理器模塊，讀選定處理器的指定單元的內(nèi)容；

（6）寫處理器選擇 調(diào)用寫處理器模塊，在所選的處理器的指定單元寫入數(shù)據(jù)。

5 、結(jié) 語

通用多 DSP 目標系統(tǒng)，在地址分配上充分考慮到了 ISA 總線和定點 ADSP2181 的特點，采用地址的動態(tài)分配技術(shù)，有效地節(jié)省了系統(tǒng)的資源。下載軟件可以對 1 片或多片 DSP 進行文件下載、讀、寫等操作，極大地增強了系統(tǒng)的通用性與靈活性。該系統(tǒng)可用于各種算法的硬件平臺和早期研發(fā)，具有較高的應用價值。

責任編輯：gt