2021 年連接的物聯網設備數量超過 460 億，預計到 2030 年將達到驚人的 1250 億。這將顯著改變半導體市場，因為每個物聯網設備都需要一個處理器內核來有效處理大量數據和相關交易。為了充分利用這種市場潛力，RISC-V 架構已成為 SoC 設計人員替代 x86 或 ARM 的新選擇，這要歸功于其開放的指令格式和低成本。

然而，隨著物聯網市場的不斷擴大，對抗性攻擊的破壞性也在不斷擴大。連接應用程序的安全性現在是其設計的基本要素。連接的設備必須能夠相互驗證，確保安全的數據傳輸，并包括安全存儲。雖然RISC-V 的安全指南仍在制定中，但為 RISC-V 用戶提供有效的即插即用解決方案以加強 SoC 及其他產品的安全性至關重要。

需要什么樣的設計來保護物聯網應用？

在大多數情況下，需要考慮六個關鍵的 SoC 安全因素……

可信執行環境 （TEE）：隔離需要更高安全級別的代碼、數據和內存。

信任根：保護關鍵的安全參數；包括唯一 ID、證書、密鑰和安全存儲。

安全啟動：阻止未經授權的操作系統和應用程序運行。

靜態數據安全性：以加密/模糊的形式存儲數據，具有可靠的訪問控制以防止泄漏。

傳輸中的數據安全性：在傳輸前利用密鑰對數據進行加密，以防止攔截。

安全 OTA 更新：確保現場的固件或軟件更新以加密密文形式提供，并且不允許降級。

僅靠 CPU 無法達到這六個安全因素。芯片的設計將需要一個密鑰存儲單元和一組加密算法來幫助 CPU 執行安全功能，包括身份驗證、加密、解密和完整性檢查，以實現這些功能。此外，安全操作（與非安全操作分開）需要一個隔離且可信的安全執行環境。還應實施防篡改設計，以保護安全環境免受攻擊。

考慮到這些風險，經驗豐富的設計人員通常會使用帶有硬件信任根和防篡改設計的安全協處理器，以支持 CPU 執行應用程序和服務的所有必要安全功能。

彌補現有協處理器的不足

安全協處理器負責系統內與安全相關的事務，并允許 CPU 安全地執行其主要功能。實施后，硬件加速的安全協處理器將保護敏感信息并比 CPU 更有效地執行安全功能，而不會影響其計算能力。這不僅簡化了系統設計，而且提高了整體性能。

在其架構中，ARM 提供與其 CPU 集成的 CryptoCell-312 作為安全協處理器來處理安全操作。相比之下，RISC-V 生態系統仍在成熟，還沒有適合安全協處理器的解決方案。RISC-V 用戶必須自行開發或采用合作伙伴的 IP 才能獲得上述安全功能。如果他們選擇內部開發，可能會出現一些挑戰。他們有足夠能力的安全開發團隊嗎？它將如何影響上市時間？自主研發的安全功能能否獲得認證？當技術問題出現時，他們處理的能力如何？最后，成本是多少？所有這些挑戰都可以通過采用來自有能力的合作伙伴的集成 IP 來避免。

現有解決方案缺乏全面的硬件信任根，也沒有提供穩固的安全邊界，因此容易受到攻擊。市場上的大多數安全協處理器可能涵蓋一到兩個關鍵功能，但不足。例如，一些協處理器不支持某些加密算法，容易受到攻擊，或者沒有通過第 3 方認證。有些沒有為密鑰提供安全存儲，導致協處理器從安全邊界之外檢索密鑰（想象將您的密鑰留在前門的保險庫）。即使包括安全密鑰存儲在內的選項也存在不可避免的缺點，需要在生產過程中將密鑰一一注入芯片，這使得制造或操作成本高昂且難以操作。一些協處理器對所有產品都有相同的激活密鑰，

所有這些不足之處最終都可能成為物聯網設備中的漏洞，這將不可避免地成為黑客入侵網絡的目標。因此，即使是僅傳輸非敏感數據的微型物聯網設備，如果被黑客操縱也可能造成巨大傷害。類似的事件數不勝數，最近的一次是 2021 年 5 月，當時最大的輸油管道系統 Colonial Pipeline 遭到攻擊。他們不僅關閉了整個管道，政府甚至還發布了區域緊急聲明。僅支付的贖金就損失了420萬美元。

PUFiot 支持 RISC-V 架構的片上安全性

為了解決 RISC-V 生態系統中缺乏完整的安全協處理器的問題，PUFsecurity 的集成 IP 解決方案之一 PUFiot，是終極答案。它受到多層設計的保護，利用了一整套完全集成的硬件安全 IP。與純粹基于軟件的設計不同，PUFiot 的安全邊界基于硬件的物理分離，因此建立了完善的可信執行環境 （TEE）。圖 1 展示了 PUFiot 的設計架構。PUFiot 的核心是模擬硬件信任根設計。硬件信任根包含 eMemory 的專利 NeoPUF，為每個芯片提供唯一的芯片指紋 （UID），并提供 Riscure 認證的防篡改安全 OTP 用于密鑰存儲，防止對關鍵安全參數的物理/電氣攻擊。硬件信任根還帶有一個真隨機數生成器 （TRNG），

圖1：PUFiot的設計架構

PUFiot 支持一整套 NIST CAVP 認證和第 3 方認證的中國 OSCCA 硬件密碼算法。由于模塊化設計，PUFiot 加密算法的定制仍然很靈活。這意味著用戶的要求，例如在 SM4 和 AES 之間進行選擇，可以在一個簡單的過程中得到滿足。因此，PUFiot 可以滿足 RISC-V 當前和未來的安全要求。除了安全功能外，眾多的數字和模擬防篡改設計進一步加強了 PUFiot，使其成為可靠的安全協處理器。同樣，為了降低整個 SoC 系統設計的復雜性，PUFiot 支持用于寄存器訪問控制的標準 APB 控制接口和具有標準 AXI4 控制接口的 DMA，以快速訪問存儲在系統內存中的大量數據。

連同 NIST 標準的密鑰包裝 （KWP） 和密鑰派生函數 （KDF） 以保護密鑰的使用和導出，PUFiot 可以為 RISC-V 物理內存保護 （PMP） 按需生成多個密鑰，以分別保護每個應用程序。此外，PUF 的特性非常適用于安全啟動和安全 OTA 更新，因為不同物聯網設備上的相同軟件每個都有其密鑰。因此，我們可以為即將進入市場的數十億新物聯網設備奠定堅實的安全基礎。圖 2 顯示了以 PUFiot 作為其安全協處理器的 RISC-V SoC 設計。

圖 2：包含 PUFiot 的 RISC-V SoC 設計

結論

為了保護 IoT 應用程序，PUFsecurity 利用芯片指紋技術來強化信任根，并開發了 PUFiot，這是一種具有廣泛安全邊界的安全協處理器，可以輕松地集成到安全的 RISC-V 系統中。PUFiot 支持物聯網世界所需的零接觸部署。通過硬件加速的安全功能和訪問控制，PUFiot 還滿足云應用中的零信任安全要求。因此，PUFiot 作為一種安全解決方案非常適合配備 RISC-V 處理器的物聯網設備。

審核編輯：郭婷