散熱設計是芯片封裝設計中非常重要的一環，直接影響芯片運行時的溫度和可靠性。芯片內部封裝材料的尺寸參數和物理特性對芯片散熱有較大影響，可以用芯片熱阻或結溫的高低來衡量其散熱性能的好壞。通過數值模擬(有限體積法)的方法，對某國產FCBGA封裝的CPU散熱性能進行研究，分析CPU封裝內的各層材料尺寸、導熱系數及功率密度等因素對CPU溫度和熱阻的影響。研究結果表明：TIM1導熱系數在35 W/(m·K)以內時，TIM1導熱系數和厚度對CPU散熱有較大影響；晶圓面積(功率密度)對CPU散熱有較大影響，晶圓厚度對CPU散熱影響不大。

01 引言

隨著萬物互聯、云計算和5G 商用的算力需求日益增長，計算芯片的性能需求也越來越高，而計算性能的提高又引起芯片的功耗迅速增長。圖1為某國產CPU平 臺 和Intel CPU平臺近三代 CPU的熱設計功耗TDP(Thermal Design Power)增長趨勢圖。從圖1可以看出，其功耗年增長率接近20%。同時，芯片集成化和小封裝的需求也不斷增長，這就導致了芯片的功率密度(單位面積的功耗)越來越高，因此芯片散熱問題日趨嚴峻。芯片散熱是將芯片晶圓產生的熱量傳遞到外界環境中去,主要通過對流、傳導和輻射3種換熱形式進行。

圖1 服務器CPU功耗增長趨勢

02

CPU 散熱方式

對于FCBGA(Flip Chip Ball Grid Array)倒裝球柵陣列封裝的CPU芯片來說，通常有2個傳熱路徑：一部分熱量通過封裝底面的焊盤傳導至主板上進行散熱；另外一部分熱量通過封裝頂面傳導至散熱器，再由散熱器向外界環境散熱。根據FCBGA封裝的結構特性和相關研究表明，約90%以上的熱量是通過封裝頂面傳導至散熱器進行散熱。因此，為提高芯片散熱效率，需要盡量減少芯片晶圓到外界環境的散熱熱阻。如圖2所示，為某FCBGA封裝的CPU傳熱結構和傳熱熱阻鏈路示意圖。

圖2 某FCBGA封裝CPU傳熱路徑

根據CPU的傳熱熱阻路徑可以得到如式(1)和式(2)所示的熱阻和溫差計算公式：

Tj-Ta=Q*(Rjc+Rcs+Rsa) (1)

Tj-Ta=ΔTjc+ΔTTIM2+ΔTheatsink?(2)

其中，Tj表示芯片結溫,單位為℃；Tc(見圖2)表示芯片殼溫，單位為℃；Ts(見圖2)表示散熱器基板溫度，單位為℃；Ta?表示環境溫度，單位為℃；Q表示芯片功耗，單位為W；ΔTjc?表示芯片結殼溫差，單位為℃；ΔTTIM2?表示界面材料 TIM2的上下表面溫差，單位為℃；Theatsink表示散熱器基板和空氣的溫差，單位為℃；Rjc表示芯片結殼熱阻，單位為℃/W，主要由封裝結構、材料屬性決定；Rcs表示接觸熱阻，單位為℃/W，主要由 TIM2的厚度、導熱系數及有效傳導面積決定；Rsa表示散熱器熱阻，單位為℃/W，主要由散熱器本身屬性決定。

由式(1)熱阻計算公式可知，當環境溫度和芯片功耗一定時，芯片結到外界環境的熱阻越低，芯片的結溫就越小。而芯片結到環境的熱阻由結殼熱阻、接觸熱阻及散熱器熱阻三者之和組成，其中結殼熱阻為芯片內部熱阻，接觸熱阻和散熱器熱阻為芯片外部熱阻。

本文以芯片內部熱阻為研究目標，通過芯片級熱仿真和控制變量法，分析芯片封裝結構和材料參數對芯片散熱效率的影響，即對芯片結殼熱阻或溫度的影響。

03

某 CPU 封裝結構及參數定義

本文以某國產CPU為研究對象，分析 CPU封裝各個部件的結構尺寸和材料參數對芯片散熱的影響趨勢。圖3為該CPU 的封裝結構圖。如圖3所示，該 CPU 封裝結構由上往下分別為散熱蓋(Lid)、界面材料 (TIM1)、晶圓 (Die)、填底材料(Underfill)、粘結膠、基板(Substrate)和焊球(Sol-derball)。因為焊球數量有3000余個，如果詳細建模會導致總體網格數量和計算量過大，因此通過等效法將焊球歸一為各項異性的整體模塊，節省計算資源。

圖3 某CPU封裝結構圖

圖3中，Lid表示 CPU 封裝頂蓋，對 CPU 內部起了一個物理隔離和保護的作用，同時具有一定的散熱作用，材質為純銅，導熱系數較高；TIM1表示熱界面材料，起到粘結封裝蓋板和晶圓的作用，同時具有傳熱效果，能降低晶圓和蓋板間的接觸熱阻；Die表示 CPU 晶圓，材料為純硅；Underfill表示填底材料，用于填充晶圓和基板之間的縫隙，是倒裝芯片中使用的材料。

表1給出了該芯片封裝的結構尺寸和導熱系數參數。

表1 某 CPU 封裝物理參數

04

研究方法

本文利用數值模擬技術，建立一個數值風洞，通過模擬CPU在數值風洞中的散熱情況，研究CPU封裝材料和結構參數對其散熱的影響。如圖4所示，為仿真軟件中構建的數值風洞，CPU 通過一種2U翅片散熱器進行散熱，風洞入口處給以一定風量的入口邊界條件，以此計算 CPU 的溫度分布和最大結溫，并研究 CPU 最大結溫和各個影響因素之間的關系。

圖4 數值風洞

05

研究結果及分析

5.1 TIM1導熱系數對 CPU 散熱的影響

控制其他參數不變，研究 TIM1 導熱系數從1~100(W/(m·K))變化時，CPU 最大結溫的變化情況。表2為仿真條件。

表2 TIM1導熱系數的仿真條件

通過一系列的仿真計算，得到 CPU 最大結溫的變化曲線圖，如圖5所示。

由圖5可以看出：

(1)TIM1導熱系數低于10 W/(m·K)時，導熱系數的提升對CPU結溫的改善比較顯著；

(2)TIM1導熱系數超過35 W/(m·K)時，CPU結溫隨導熱系數增高而下降的趨勢放緩，直到穩定不變；

(3)該型號 CPU 使用的 TIM1材料(Indium)導熱系數為86 W/(m·K)，處于曲線穩定狀態；

(4)由于散熱器性能不變,所以 CPU 殼溫基本不受TIM1導熱系數影響。

圖5 CPU殼溫、結溫、結殼溫差與TIM1導熱系數的關系曲線

5.2 TIM1厚度對 CPU 散熱的影響

研究方法同上。由于在不同 TIM1導熱系數情況下，CPU 結溫隨 TIM1厚度變化的趨勢有一定差別，因此本節研究了不同 TIM1導熱系數情況下，TIM1厚度變化對 CPU 結溫的影響。根據5.1節的計算結果，選取幾組典型的 TIM1 導熱系數(5 W/(m·K)，10 W/(m·K)，20 W/(m·K)，35 W/(m·K)，86 W/(m·K))，TIM1厚度控制在 0.15~0.5mm變化，計算不同導熱系數情況下，TIM1厚度變化對CPU最大結溫的影響。表3為本節的仿真計算條件。

表3 TIM1厚度的仿真條件

圖6為計算得到的CPU最大結溫和TIM1厚度之間的變化曲線，每一組導熱系數值對應一條變化曲線。

圖6 CPU結溫與TIM1厚度的關系曲線

從圖6可以看出：

(1)TIM1厚度增大時，CPU 結溫有升高趨勢；

(2)TIM1導熱系數越小，CPU 結溫隨 TIM1厚度增加而升高的趨勢越明顯；

(3)TIM1 導熱系數超過 35 W/(m·K)后，TIM1厚度增加對CPU結溫影響較小；

(4)該型號 CPU 使用的 TIM1材料(Indium)導熱系數為86 W/(m·K)，此時 TIM1 厚度在150~500um變化，對 CPU 結溫的影響可以忽略不計；

(5)由于散熱器性能不變，因此 CPU 殼溫基本不受TIM1厚度和導熱系數影響。

5.3 晶圓厚度對 CPU 散熱的影響

研究方法同上，控制其他參數不變，研究晶圓厚度在500~1000um變化時，CPU 最大結溫的變化情況。表4為基本仿真條件。

表4 晶圓厚度的仿真條件

圖7為計算得到的CPU最大結溫和晶圓厚度之間的變化關系曲線。

圖7 CPU結溫、殼溫與晶圓厚度的關系曲線

從圖7可以看出：

(1)Die的厚度增加；CPU 結溫隨之升高；

(2)Die的厚度從0.5mm 增加至1mm；CPU溫度升高約3.5℃；

(3)由于散熱器性能不變，因此 CPU 殼溫基本不受Die厚度的影響；

(4)總體來看，Die厚度小范圍的變化對 CPU散熱影響較小。

5.4 晶圓功率密度對 CPU 散熱的影響

功率密度是指單位面積的功率大小，單位為?W/cm2。本節通過控制 CPU 總功率不變，改變晶圓的尺寸(面積)，以此改變功率密度，再分別計算不同功率密度下CPU的散熱情況。表5為仿真條件。表6 為不同功率密度/晶圓面積下，CPU 結溫、CPU 殼溫、散熱器溫度、結殼溫差和 TIM1接觸溫差的計算結果。

表5 晶圓功率密度仿真條件

表6 不同晶圓面積/功率密度下仿真計算結果

圖8為晶圓功率密度和溫度之間的關系曲線。

圖8 晶圓功率密度與CPU結溫的關系曲線

從圖8可以看出：

(1)Die的面積越大，CPU 晶圓功率密度越小，CPU結溫、殼溫、散熱器溫度越低；

(2)Die的面積越大，CPU結殼溫差越小，即CPU結殼熱阻越小；

(3)Die的面積越大，CPU 外殼到散熱器之間的溫差越小；

(4)Die的面積(晶圓功率密度)對 CPU 熱阻和接觸熱阻影響較大，Die的面積增大至40mm*40mm(功率密度為22 W/cm2左右)時，CPU 結溫降低17.6℃，殼溫降低13.4℃。 ?

06

結束語

(1)TIM1導熱系數低于35 W/(m·K)時，導熱系數的變化或者厚度變化對CPU散熱影響顯著； (2)TIM1導熱系數超過35 W/(m·K)時，導熱系數的提高對CPU散熱影響較小； (3)CPU 晶圓厚度對散熱影響較小，晶圓面積對散熱影響顯著； (4)對于功耗超過200 W 的 CPU 芯片，建議使用STIM(金屬焊接封裝 TIM1)，或者導熱系數大于35 W/(m·K)的 TIM1材料； (5)對于大功耗芯片，建議增大晶圓的設計面積，使其功率密度盡量控制在40 W/cm2以內，單個Die面積超過 30 mm*30 mm時，建議使用Chiplet多核封裝； (6)建議芯片設計階段(包括封裝材料選型設計)，同步進行芯片級熱仿真評估，避免因芯片功率密度過大或者傳導熱阻過大引起的系統散熱風險或散熱瓶頸。

編輯：黃飛

?