面向未來的IC設計方法

?

?

一、 IP的引入令傳統的自頂向下設計方法受到挑戰。

傳統的ASIC(專用集成電路)設計方法的核心在于以客戶調試好的大量的標準單元(cell)和硬宏為基礎進行大規模集成電路的設計，但是隨著工藝水平的不斷進步，器件的特征尺寸和工藝參數都發生了變化，雖然從理論上來說，可以更新工藝庫，但是將數以百萬計的單元移植到新的工藝尺寸上帶來的工作量無疑是巨大的。這樣做的直接后果就是極大的延長了開發時間,并加大了開發成本。為了提高系統的設計效率，縮短設計周期，最簡捷也是必須的方法就是要能夠充分利用以前的設計成果。因此以所謂的IP(知識產權)核技術為依托的自底向上的設計方法重新受到歡迎。但是，由于不同的制造工廠使用不同的工藝技術,因此工藝技術的不兼容性已經成為這種設計方法發展的最大障礙。所值得慶幸的是，越來越多的公司和廠家已經意識到了這個問題，一些工業聯盟已經開始著手開發可以兼容多種工藝的技術。如果這種技術能夠取得成功，那么對那些IC的開發者而言無疑是一個最大的福音，它必將極大的簡化設計者的工作。
另一種有發展潛力的設計方法是使用即插即用的軟IP組件,即IP的可重用性問題。軟IP組件使設計者無須對子模塊做任何的改動，只須通過重新配置可復用的對象，就可以快速的完成對新工藝的升級。對于軟IP而言，這項技術發展的最大阻力來自于IP子系統和標準總線系統之間的接口問題，以及在SOC(片上系統)芯片設計中軟硬件的劃分問題。如果能提供一個標準的接口，并解決好最優化軟硬件分割，那么以軟IP為代表的自底向上的設計方法將對IC設計的發展起到不可估量的推動作用。

二、 C/C++語言被越來越多的引入到IC系統級設計中。

隨著系統集成度的提高以及終極用戶需求的多樣化，現有的系統設計方法已經不能很好的滿足設計的需求。一般說來，系統級的設計分為兩部分：一是表達思想的自然語言，另一是將功能轉換為可行的架構組件。一個系統級的設計語言應該能完成顧及硬件和軟件的所有方面。然而今天的軟件語言并不能理解硬件的構造，而HDL語言也不能與軟件很好的協同工作，因此需要這兩方面能夠靠得足夠的近。而C語言可以較好的平衡軟件和硬件兩個方面的設計需求。同時由于C/C++語言支持面向對象的設計方法，相對于傳統的編碼方式，面向對象有著不可比擬的生產率方面的優勢。但是，C語言也有其弱勢的地方。系統級設計需要復用很多的組件，還要包括測試基準，由于C語言不是專門為硬件開發而設計的，因此一些硬件的要求還不適合用C語言來表達。對于硬件設計而言,C語言也沒有能夠提供一個硬件設計的庫。這也需要業界繼續為之努力，提供一個可以擴充的C語言的子集。
我們有理由相信,隨著IC設計業的發展,一種能夠兼容硬件和軟件的、方便使用的、新的描述方法將會嶄露頭角。

三、 物理設計轉向COT設計方法。

在傳統的ASIC設計中，設計人員要做的只是設計系統的結構，進行前端的模擬仿真并且向制造工廠提供網表。而COT設計方法，即用戶擁有加工工具的設計方法,要求設計者承擔物理設計的全部內容。雖然對于COT設計方法的具體實現上，設計公司仍然有分歧，但是大家一致認為，和硅片供應商(SIC)負責處理物理設計和封裝的傳統觀念不同，在COT設計模式中，設計者必須要作到將GDSII(一種集成電路版圖描述格式文件)文件提供給制造工廠，也就是說物理設計也將由設計者完成。COT不僅僅只是意味著在芯片的內部增加了布局和布線工作，而且COT的設計者還需要負責封裝、測試以及成品率管理。 這樣，COT設計模式將更加能夠節省成本。COT的發展直接取決于設計工具自動化的程度，僅僅依靠目前現有的EDA工具很難完成從ASIC向COT的轉變。因此COT設計模式的產生同時也給予EDA工具提供商一個挑戰。具體地說，就是要: 不僅在系統劃分、系統時鐘分配、片上電源設計、時序改進和鎖存器分配等等方面的算法必須要有所突破，而且在設計流程上，更高集成度的芯片設計將需要有更好的高層次工具為之提供輔助。也就是說COT不但是一種將邏輯設計和物理設計融合在一起的混合模式(其關鍵是要在邏輯設計階段就能準確預見到物理布局和布線所帶來的電容、電感、信號串擾、阻抗匹配等問題,當然,電和地的布線,功率耗散等等問題也不能忽視)，而且是一種與傳統觀念完全不同的設計方法。

四、EDA向EDO的轉變。

最新的一種觀點認為：在電子設計的前端和后端，傳統EDA方法已經發生若干變化，它們正在重塑傳統的EDA工業。EDA已不能準確地反映出這一工業界當前正在發生的巨大變化，一個更精確的詞將是EDO(電子設計最優化)。
一種設計模式區別于另一種設計模式的根本表現在其設計流程。目前，隨著制造業的飛速發展，許多新的設計流程被不斷的提出。這些設計流程總的趨勢就是要使得設計能夠用盡可能少的迭代次數來完成。通過自動執行許多原本依次處理的任務，以及使分析與設計創建緊密結合，其最終的目的就是希望新的設計能夠一次成功而無須反復的迭代。新設計工具細致地分析了設計結果，然后做出選擇使設計收斂在要求的各個目標上，這種修改－分析－再修改－再分析……的過程，本質上是一個最優化過程。這就是所謂的EDO的核心之所在。
在傳統的ASIC設計中，設計被分離成了前端和后端兩個孤立的部分，作前端邏輯設計的人員和后端物理設計的人員的工作基本上是分開的，他們聯系的唯一紐帶就是網表。然而在深亞微米出現以后，這樣的設計模式已經變得令人難以忍受。由于物理設計人員很難滿足邏輯設計人員的要求，致使設計的迭代次數變得越來越多。因此從這個角度上看，EDO決不是在EDA上的改良，它需要一種全新的設計思路，要有全新的能夠從邏輯和物理兩個角度來分析、設計芯片的混合工具。尤其是在綜合這個步驟上，要求能夠在綜合的時候就能夠對物理的層面進行分析預測,以最大可能的減小迭代次數來完成優化。EDO也對設計人員提出了更高的要求，過去那種只是了解設計步驟的一部分的設計人員將很難適應EDO的要求。在EDO的時代，要求設計人員要學會不要把自己的設計局限在某些具體的工藝上，要能夠更多地把自己從設計的具體實現中解放出來，學會從整體上去考慮問題。設計人員對于設計工具的依賴程度將更加高，設計的優化程度和可靠性直接的取決于設計工具。

結語:

科學的發展, 工藝的進步, 導致了集成電路的大發展, 從而引發了IC 設計業一浪又一浪的發展高潮。隨著單電子控制器件等超微型器件曙光的顯現, 集成電路設計業將會遇到新的挑戰和更大的發展機遇。我們堅信, 廣大從事集成電路設計業的同事們, 一定能在現有的設計工具基礎上,創造出更新、更完善的設計工具,將這件偉大而艱巨的集成電路設計事業完成得更好, 從而為廣大消費者們設計出功能更強、體積更小、更加實用的新產品。