中國(guó)是全球半導(dǎo)體市場(chǎng)成長(zhǎng)最快的區(qū)域，預(yù)計(jì)每年增長(zhǎng)率超過(guò)25%，原因在于中國(guó)已經(jīng)成為全球集成電路消費(fèi)的中心、電子產(chǎn)品巨大的消費(fèi)市場(chǎng)和整機(jī)制造基地，為了貼近終端市場(chǎng)和IC用戶，SoC測(cè)試中心和實(shí)驗(yàn)室在中國(guó)的布局已經(jīng)悄然展開(kāi)，本文將向您介紹SoC測(cè)試技術(shù)領(lǐng)域面臨的挑戰(zhàn)和最新的測(cè)試技術(shù)趨勢(shì)。

　　目前，IC消耗量的主要增長(zhǎng)集中在消費(fèi)電子、數(shù)據(jù)處理和通信三大領(lǐng)域，其中消費(fèi)電子包括顯示器、數(shù)碼相機(jī)、數(shù)字電視和視頻游戲機(jī)，數(shù)據(jù)處理包括CPU和存儲(chǔ)器、閃存卡、平面監(jiān)視器和移動(dòng)PC，通信領(lǐng)域則以數(shù)字蜂窩電話和無(wú)線/有線網(wǎng)絡(luò)為增長(zhǎng)驅(qū)動(dòng)力。IC復(fù)雜度的日益提高，迫使設(shè)計(jì)人員采用更為先進(jìn)的工藝技術(shù)，將更多的功能集成到單芯片內(nèi)，系統(tǒng)級(jí)芯片（System on Chip， SoC）因此受到廣泛應(yīng)用，目標(biāo)是進(jìn)一步降低整機(jī)系統(tǒng)設(shè)計(jì)、測(cè)試和制造的成本。

　　目前，0.25和0.18um工藝技術(shù)占據(jù)主導(dǎo)地位，0.13um以下工藝技術(shù)已經(jīng)在一些高端產(chǎn)品中得到應(yīng)用，并呈現(xiàn)急速增長(zhǎng)的趨勢(shì)。采用先進(jìn)設(shè)計(jì)工藝的結(jié)果，是造成設(shè)計(jì)、掩膜費(fèi)用在NRE中的比例逐年上升，已經(jīng)由1995年的13%激增為2003年的62%，推出新型芯片受到降低成本需求的強(qiáng)勁驅(qū)動(dòng)，但是設(shè)計(jì)和制造新型芯片的總成本卻因新工藝技術(shù)的應(yīng)用而急劇增加。

　　而另一方面，新型電子產(chǎn)品的生命周期越來(lái)越短已經(jīng)是不爭(zhēng)的事實(shí)，它們從切入市場(chǎng)到實(shí)現(xiàn)百萬(wàn)臺(tái)的量產(chǎn)規(guī)模，時(shí)間通常不到一年，因此，業(yè)界流傳這樣的說(shuō)法：90%的利潤(rùn)是產(chǎn)品上市后頭六個(gè)月產(chǎn)生的，“Time-To-Market”是整個(gè)半導(dǎo)體產(chǎn)業(yè)僅次于芯片復(fù)雜度面對(duì)的第二大挑戰(zhàn)。

　　在緊迫的上市時(shí)間和芯片復(fù)雜度日益提高的雙重壓迫下，半導(dǎo)體行業(yè)被迫構(gòu)建新的外包鏈條，并力圖結(jié)成更多的技術(shù)聯(lián)盟，共同推進(jìn)技術(shù)和市場(chǎng)的發(fā)展，其中一個(gè)重要趨勢(shì)就是代工廠更傾向于提供一攬子解決方案，幫助集成電路設(shè)計(jì)公司更快地推出芯片，而業(yè)界占據(jù)領(lǐng)先地位的廠家更傾向于采用先進(jìn)的測(cè)試技術(shù)，本文試圖對(duì)SoC測(cè)試領(lǐng)域面臨的挑戰(zhàn)和技術(shù)發(fā)展趨勢(shì)做一個(gè)初步探討。

　　傳統(tǒng)的測(cè)試方法和流程面臨的挑戰(zhàn)

　　傳統(tǒng)的設(shè)計(jì)和測(cè)試方法將設(shè)計(jì)、調(diào)試/驗(yàn)證、生產(chǎn)測(cè)試三個(gè)環(huán)節(jié)孤立起來(lái)進(jìn)行，其突出的問(wèn)題是除非首顆芯片制造出來(lái)，否則芯片測(cè)試不可能真正完成，如圖1所示。傳統(tǒng)的測(cè)試方法和流程由于需要多次反復(fù)，因而不能適應(yīng)復(fù)雜的SoC大規(guī)模量產(chǎn)的需要，更難降低成本。對(duì)于SoC測(cè)試來(lái)說(shuō)，人們需要開(kāi)發(fā)更為有效的測(cè)試程序，以滿足一次性流片對(duì)驗(yàn)證工具以及生產(chǎn)測(cè)試環(huán)節(jié)對(duì)更具有成本效益的測(cè)試軟件的需要。

　　目前，人們開(kāi)發(fā)測(cè)試程序通常沿著設(shè)計(jì)、測(cè)試程序開(kāi)發(fā)、芯片原型驗(yàn)證的思路進(jìn)行，各部分孤立地進(jìn)行任務(wù)分配、需求分析，然后分別執(zhí)行，測(cè)試的過(guò)程還要不斷完善測(cè)試軟件。測(cè)試程序開(kāi)發(fā)完成之后，還要對(duì)測(cè)試程序本身進(jìn)行調(diào)試，通常需要多次反復(fù)修改測(cè)試程序，時(shí)間上也需要幾個(gè)月的時(shí)間。這對(duì)于“6個(gè)月贏得90%利潤(rùn)”的市場(chǎng)法則來(lái)說(shuō)是難以接受的，解決測(cè)試程序本身調(diào)試需要較長(zhǎng)時(shí)間這個(gè)問(wèn)題，迫使人們進(jìn)一步改進(jìn)設(shè)計(jì)和測(cè)試的流程。

　　一體化測(cè)試流程

　　為了解決上述問(wèn)題，圖2所示是一種新的測(cè)試流程。它將工程設(shè)計(jì)驗(yàn)證測(cè)試流程與生產(chǎn)測(cè)試流程并行處理。其核心思想是利用虛擬原型對(duì)測(cè)試工程和IC設(shè)計(jì)過(guò)程所需要的測(cè)試程序（本身）進(jìn)行查錯(cuò)和調(diào)試，同時(shí)，也將虛擬原型應(yīng)用到生產(chǎn)測(cè)試流程之中，完成面向生產(chǎn)的測(cè)試程序的查錯(cuò)和調(diào)試。

　　為此，首先要根據(jù)工程測(cè)試結(jié)果，進(jìn)行設(shè)計(jì)中的測(cè)試策略規(guī)劃，目的是改進(jìn)測(cè)試方法，降低測(cè)試的復(fù)雜性，并根據(jù)測(cè)試成本和復(fù)雜性對(duì)測(cè)試任務(wù)進(jìn)行定義。而生產(chǎn)測(cè)試流程中，測(cè)試程序查錯(cuò)和調(diào)試的主要任務(wù)是提高成品率。

　　FPGA和PLD在搭建虛擬原型，完成對(duì)測(cè)試程序調(diào)試的過(guò)程中扮演著重要作用。通過(guò)利用虛擬環(huán)境，可以極大地降低對(duì)測(cè)試程序進(jìn)行調(diào)試所花費(fèi)的時(shí)間，減少掩膜次數(shù)，節(jié)省大量、昂貴的掩膜費(fèi)用，提高成品率，并在加快產(chǎn)品上市時(shí)間的同時(shí)，達(dá)到芯片利潤(rùn)的最大化。

　　然而，盡管上述方法解決了縮短測(cè)試程序調(diào)試時(shí)間的問(wèn)題，但是，需要在設(shè)計(jì)和生產(chǎn)兩條線上同時(shí)對(duì)測(cè)試程序進(jìn)行調(diào)試，因而資金投入上并沒(méi)有顯著降低，為此，Credence公司提出了利用光子進(jìn)行SoC測(cè)試的新技術(shù)。

　　基于光子探測(cè)的SoC測(cè)試技術(shù)

　　隨著芯片復(fù)雜度的增加，SoC采用倒裝、打線和多層金屬封裝的方式也越來(lái)越多，許多地方采用傳統(tǒng)的電測(cè)手段已經(jīng)相當(dāng)費(fèi)時(shí)費(fèi)力，因此，Credence利用固態(tài)浸入透鏡方法實(shí)現(xiàn)0.25um的成像分辨率，來(lái)完成對(duì)SoC關(guān)鍵節(jié)點(diǎn)的性能進(jìn)行分析。通過(guò)測(cè)試系統(tǒng)配備的高速采集和數(shù)據(jù)處理能力，半導(dǎo)體制造商能夠快速進(jìn)行設(shè)計(jì)查錯(cuò)、故障分析和特征提取，從而極大地縮短產(chǎn)品上市時(shí)間并降低SoC開(kāi)發(fā)的成本。

　　基于光子探測(cè)的SoC測(cè)試技術(shù)的基本原理是，利用脈沖信號(hào)切換產(chǎn)生的能量，激發(fā)半導(dǎo)體電路內(nèi)部的電子被激發(fā)出光子，然后通過(guò)高速采集和數(shù)據(jù)處理系統(tǒng)，將采集的光子轉(zhuǎn)化為電子信號(hào)，通過(guò)對(duì)這些電信號(hào)來(lái)分析時(shí)序特征，從而達(dá)到對(duì)SoC關(guān)鍵節(jié)點(diǎn)進(jìn)行測(cè)試的目的。其目的是加速產(chǎn)品的上市，消除不必要的多次設(shè)計(jì)修改和不必要的流片循環(huán)。

　　SoC技術(shù)是21世紀(jì)初以來(lái)迅速發(fā)展起來(lái)的超大規(guī)模集成電路的主流技術(shù)，是電子器件持續(xù)集成的最高境界。SoC采用先進(jìn)的超深亞微米CMOS工藝技術(shù)，從整個(gè)系統(tǒng)的角度出發(fā)，將處理機(jī)制、模型算法、嵌入式軟件等各層次電路直至器件的設(shè)計(jì)緊密結(jié)合在單個(gè)芯片上，完成整個(gè)系統(tǒng)的功能。

　　隨著SoC應(yīng)用的日益普及，在測(cè)試程序生成、工程開(kāi)發(fā)、硅片查錯(cuò)、量產(chǎn)等領(lǐng)域?qū)oC測(cè)試技術(shù)提出了越來(lái)越高的要求，掌握新的測(cè)試?yán)砟睢⑿碌臏y(cè)試流程、方法和技術(shù)，是應(yīng)對(duì)消費(fèi)電子、通信和計(jì)算等領(lǐng)域SoC應(yīng)用對(duì)測(cè)試技術(shù)提出的挑戰(zhàn)，適應(yīng)測(cè)試和組裝外包發(fā)展趨勢(shì)的必然要求。對(duì)于中國(guó)集成電路測(cè)試人員來(lái)說(shuō)，了解中國(guó)目前SoC測(cè)試技術(shù)發(fā)展面臨的挑戰(zhàn)和發(fā)展方向，掌握市場(chǎng)的動(dòng)態(tài)至關(guān)重要，表1所示為中國(guó)目前已經(jīng)具備SoC測(cè)試能力的測(cè)試中心和實(shí)驗(yàn)室的一覽表。