1、 應用背景
基于ARM+FPGA的高速同步數(shù)據(jù)采集方案,解決了數(shù)據(jù)采集的同步性問題,與以往
2010-07-22 16:36:17
1326 高速實時頻譜儀是對實時采集的數(shù)據(jù)進行頻譜分析,要達到這樣的目的,對數(shù)據(jù)采集系統(tǒng)的采樣精度、采樣率和存儲量等指標提出了更高的要求。而在高速數(shù)據(jù)采集系統(tǒng)中,ADC在很大程度上決定了系統(tǒng)的整體性能,而它們的性能又受到時鐘質(zhì)量的影響。
2019-09-02 06:44:39
,就有可能逐漸地構(gòu)建出完全兼容功能的設備。固件程序的流程如圖8所示。 4 結(jié) 論 基于FPGA和USB2.0的高速實時數(shù)據(jù)采集系統(tǒng),采用計算機的USB接口作為數(shù)據(jù)傳輸接口。軟件設計工作包括MCU的固件
2020-01-07 07:00:00
在高速數(shù)據(jù)采集方面,FPGA有單片機和DSP無法比擬的優(yōu)勢。FPGA的時鐘頻率高,內(nèi)部時延小,全部控制邏輯都可由硬件完成,而且速度快,組成形式靈活,并可以集成外圍控制、譯碼和接口電路。更最主要
2019-11-01 07:40:10
采用PCI總線流水式高速數(shù)據(jù)采集系統(tǒng)設計摘要:目前基于PCI總線的高速數(shù)據(jù)采集系統(tǒng),大多采用高速A/D,CPLD或FPGA,FIFO或雙端口RAM以及通用PCI接口來設計,其通用性、靈活性差,不能
2009-10-30 15:09:49
: MXIM)推出高速、18位數(shù)據(jù)采集系統(tǒng)(DAS)參考設計MAXREFDES74#,幫助FPGA工程師加快基于FPGA控制系統(tǒng)的評估和驗證,以及產(chǎn)品的上市進程。
2019-07-02 06:12:11
高速數(shù)據(jù)采集系統(tǒng)的硬件結(jié)構(gòu)MAX7000系列CPLD及其開發(fā)平臺介紹CPLD在高速數(shù)據(jù)采集系統(tǒng)中的應用
2021-04-08 06:11:56
DSP28335+FPGA+AD7606的數(shù)據(jù)采集系統(tǒng),DSP采用TI公司的TMS320F28335,FPGA使用 ALTERA的Cyclone3 的 EP3C5E144C8N在設計的過程中遇到
2016-07-18 16:53:28
DSP28335+FPGA+AD7606的數(shù)據(jù)采集系統(tǒng),DSP采用TI公司的TMS320F28335,FPGA使用 ALTERA的Cyclone3 的 EP3C5E144C8N在設計的過程中遇到
2016-07-18 17:13:01
DSP的FPGA的高速數(shù)據(jù)采集系統(tǒng)的研究與設計,大家可以看看
2015-04-03 21:23:48
申請理由:本開發(fā)板為ARM系類,能移植Linux系統(tǒng),可以實現(xiàn)快速高效的系統(tǒng),并且能實現(xiàn)數(shù)據(jù)云共享。對于高速數(shù)據(jù)采集系統(tǒng),開發(fā)板的資源可以適用,并且非常實用。項目描述:高速數(shù)據(jù)采集系統(tǒng)原理:通過高速
2015-07-17 14:43:58
對數(shù)據(jù)采集與處理系統(tǒng)提出了新的更高的要求,即高速度、高精度和高實時性。對數(shù)據(jù)采集與處理系統(tǒng)的設計,有以下3種方案可供選擇:(1)A/D+DSP方案在傳統(tǒng)的高速信號處理中,大多采用這種方案。將A/D、D
2019-07-05 06:41:27
顯示方面,采用虛擬儀器不但可按要求設計且變換靈活,還能執(zhí)行傳統(tǒng)儀器無法實現(xiàn)的許多功能。為此,本系統(tǒng)使用FPGA實現(xiàn)SOPC數(shù)據(jù)采集系統(tǒng),并利用Labview實現(xiàn)系統(tǒng)的顯示與控制。
2019-07-05 08:23:08
本文采用了具有較高傳輸速率的增強型并行口協(xié)議(EPP)和FPGA,實現(xiàn)對OV7620CMOS圖像傳感器進行高速數(shù)據(jù)采集,它最高速率可以達到2Mb/s。
2021-05-10 07:01:16
基于FPGA 的DSP 數(shù)據(jù)采集分析系統(tǒng)設計
2012-08-20 15:35:41
。為了實現(xiàn)高速、連續(xù)采樣的數(shù)據(jù)采集系統(tǒng),本文介紹了一種基于 FPGA +AD7609的數(shù)據(jù)采集系統(tǒng)的構(gòu)成及技術(shù)實現(xiàn)。采用 FPGA 作為主模塊,AD7609為數(shù)據(jù)采集模塊,并設計了硬件實現(xiàn)電路。實驗測試
2018-08-09 14:28:00
基于FPGA+DSP的高速數(shù)據(jù)采集系統(tǒng)設計
2012-06-27 17:23:53
基于FPGA與SRAM數(shù)據(jù)采集系統(tǒng)設計中文期刊文章作 者:江麗 肖思其作者機構(gòu):[1]湖南高速鐵路職業(yè)技術(shù)學院,湖南衡陽421002出 版 物:《科技資訊》 (科技資訊)年 卷 期:2017年 第
2018-05-09 12:09:43
。因此,為了采集數(shù)據(jù)量大的圖像數(shù)據(jù),本文采用了具有較高傳輸速率的增強型并行口協(xié)議(EPP)和FPGA,實現(xiàn)對OV7620CMOS圖像傳感器進行高速數(shù)據(jù)采集,它最高速率可以達到2Mb/s。
2020-04-30 07:47:07
基于FPGA的數(shù)據(jù)采集系統(tǒng)IEE ... 介紹了數(shù)據(jù)采集系統(tǒng)中以FPGA為處理核心、采用TI公司接口芯片的IEEE1394接口設計,給出了系統(tǒng)硬件設計和FPGA邏輯設計,討論了IEEE1394總線
2012-08-11 15:43:47
設計高溫環(huán)境下(最高120°)基于FPGA的數(shù)據(jù)采集存儲系統(tǒng),就是通過傳感器采集數(shù)據(jù),通過FPGA來控制,把數(shù)據(jù)存儲到存儲芯片上,回頭可以通過接口讀取數(shù)據(jù)顯示在計算機上,求大師給我指導,我急需整個系統(tǒng)的protel原理圖,請各位幫忙,我將感激不盡。最好有附件畫出整個原理圖,謝謝!
2012-10-29 21:37:12
的出現(xiàn)使FPGA的功能更加強大,但隨之而來的是要求提高數(shù)據(jù)的傳輸速率,過去人們總是關(guān)心如何提高處理器運行速度,而現(xiàn)在關(guān)心的是怎樣才能更快地將數(shù)據(jù)從一個芯片傳輸?shù)搅硪粋€芯片。可見,高速數(shù)據(jù)采集系統(tǒng)
2018-12-18 10:22:18
目前,在數(shù)據(jù)采集系統(tǒng)的硬件設計方案中,有采用通用單片機和USB相結(jié)合的方案,也有采用DSP和USB相結(jié)合的方案,前者雖然硬件成本低,但是時鐘頻率較低,難以滿足數(shù)據(jù)采集系統(tǒng)對速度要求;后者雖然可以實現(xiàn)
2019-09-05 07:22:57
基于FPGA的高速實時數(shù)據(jù)采集系統(tǒng)設計
2012-08-20 20:00:14
的網(wǎng)絡數(shù)據(jù)傳輸。3、 系統(tǒng)結(jié)構(gòu)高速同步數(shù)據(jù)采集系統(tǒng)主要包括以下幾個部分:ARM控制器、存儲電路、FPGA邏輯控制電路、A/D轉(zhuǎn)換電路、FIFO緩存、電源電路、接口電路等。系統(tǒng)具備多通道數(shù)據(jù)采集接口
2010-08-31 09:14:55
接口,它使電路工作在更加平穩(wěn)、簡潔而易丁控制,同時也提高了ARM的工作效率。為了提高通信速度,這里采用通用申行總線(USB)技術(shù)米與PC進行通信。ARM是用來控制主處理器的數(shù)據(jù)采集,數(shù)據(jù)的計算和數(shù)據(jù)傳輸。結(jié)果證明,整個系統(tǒng)能高效運作。該系統(tǒng)可應用于高速數(shù)據(jù)采集及多路模擬信號的工作環(huán)境下。
2023-09-26 07:41:28
基于PCI總線的數(shù)據(jù)采集系統(tǒng)的進一步開發(fā)和應用,因此迫切需要設計一種更為簡便通用的高速數(shù)據(jù)采集通信系統(tǒng)來完成數(shù)據(jù)采集以及與計算機的數(shù)據(jù)交互。 近年來通用串行總線(USB)以即插即用等技術(shù)優(yōu)勢得到了廣泛
2019-05-07 09:40:04
的核心,它包括A/D轉(zhuǎn)換器、微控制器、USB通信接口等。在高速數(shù)據(jù)采集系統(tǒng)中?由于現(xiàn)場輸入信號是高頻模擬信號,因而信號的變化范圍都比較大?如果采用單一的增益放大?那么放大以后的信號幅值有可能超過A/D
2009-04-11 17:20:15
平臺進行開發(fā)實現(xiàn),實現(xiàn)由Windows平臺向Linux平臺的轉(zhuǎn)換,對于發(fā)展中國自主知識產(chǎn)權(quán)氣象軟件核心技術(shù), 提高信息安全有著極其重要的意義。本文基于Linux 操作系統(tǒng)(2.6.23內(nèi)核),實現(xiàn)了天氣雷達高速數(shù)據(jù)采集及處理,對天氣雷達系統(tǒng)由Windows平臺向Linux平臺移植具有參考價值。
2020-03-09 08:31:55
測井數(shù)據(jù)采集控制系統(tǒng)原理是什么?由哪些構(gòu)成?數(shù)據(jù)采集有哪些方案設計?如何采用數(shù)據(jù)采集卡設計測井數(shù)據(jù)采集控制系統(tǒng)?
2021-04-13 06:25:12
高速連續(xù)數(shù)據(jù)采集系統(tǒng)的背景及功能是什么?如何利用FPGA實現(xiàn)高速連續(xù)數(shù)據(jù)采集系統(tǒng)設計?FPGA在高速連續(xù)數(shù)據(jù)采集系統(tǒng)中的應用有哪些?
2021-04-08 06:19:37
本文結(jié)合實際系統(tǒng)中的前端圖像處理和圖像數(shù)據(jù)傳輸?shù)男枰浞掷肁RM的靈活性和FPGA的并行性的特點,設計了一種基于ARM+FPGA的高速圖像數(shù)據(jù)采集傳輸系統(tǒng)。
2021-06-02 06:18:50
、分析并生成高速模擬信號 請點擊彩色方框查看或申請推薦的解決方案。設計注意事項高速數(shù)據(jù)采集系統(tǒng)高速數(shù)據(jù)采集系統(tǒng)采用高速集成電路來觸發(fā)和采集高數(shù)據(jù)速率流控制和存儲。內(nèi)核子系統(tǒng)包括: 模擬輸入前端
2012-12-12 11:48:15
本文給出了基于FPGA高速數(shù)據(jù)采集系統(tǒng)中的輸入輸出接口的實現(xiàn),介紹了高速傳輸系統(tǒng)中RocketIO設計以及LVDS接口、LVPECL接口電路結(jié)構(gòu)及連接方式,并在我們設計的高速數(shù)傳系統(tǒng)中得到應用。
2021-04-29 06:04:42
怎么實現(xiàn)基于USB2.0的高速同步數(shù)據(jù)采集系統(tǒng)的設計?
2021-05-21 06:47:15
如何采用具有較高傳輸速率的增強型并行口協(xié)議(EPP)和FPGA,實現(xiàn)對OV7620CMOS圖像傳感器進行高速數(shù)據(jù)采集,讓它的最高速率可以達到2Mb/s?
2021-04-12 07:08:41
高速數(shù)據(jù)采集系統(tǒng)的硬件設計高速數(shù)據(jù)采集系統(tǒng)的軟件設計
2021-06-03 06:04:08
`求基于XILINX的FPGA數(shù)據(jù)采集系統(tǒng),感激不盡!`
2015-06-29 22:13:07
怎么設計一種高速數(shù)據(jù)采集系統(tǒng)?數(shù)據(jù)采集系統(tǒng)的組成及原理是什么?如何實現(xiàn)高速A/D轉(zhuǎn)換器與DSP的接口設計?
2021-04-12 06:10:22
基于AVR和CPLD的高速數(shù)據(jù)采集系統(tǒng)該怎樣去設計?
2021-04-29 06:59:21
高速數(shù)據(jù)采集卡系統(tǒng)的硬件怎樣去設計?高速數(shù)據(jù)采集卡系統(tǒng)的軟件怎樣去設計?
2021-04-28 06:16:28
探討了高速數(shù)據(jù)采集系統(tǒng)中高速采樣緩存的重要性和實現(xiàn)途徑,闡述了基于ADSP-21065L的并行多通道數(shù)據(jù)采集板上高速采樣緩存的設計與電路結(jié)構(gòu),給出了采用FPGA實現(xiàn)通道復用和采樣數(shù)據(jù)
2009-04-23 17:08:09
23 本文對高速數(shù)據(jù)采集系統(tǒng)的設計進行了討論,介紹利用高速線性放大器、高速A/D 轉(zhuǎn)換芯片、ISP 器件制作的DMA 接口,設計以單片機為核心的高速數(shù)據(jù)采集系統(tǒng)的方法。關(guān)鍵詞: I
2009-07-15 11:16:00
22 本文提出了一種用于雷達回波信號采集的高速數(shù)據(jù)采集系統(tǒng)。該系統(tǒng)實現(xiàn)了對數(shù)十兆赫的回波信號進行連續(xù)的采樣和存儲。系統(tǒng)通過FPGA控制數(shù)據(jù)連續(xù)采集、緩沖,通過PCI9056將緩沖區(qū)
2009-08-15 11:45:53
23 提出了使用FPGA控制DDR SDRAM的讀寫和Signaltap II的觸發(fā)條件,實現(xiàn)了高速數(shù)據(jù)采集。通過FPGA和DDR SDRAM完成高速數(shù)據(jù)采集之后,利用在線邏輯分析儀Signaltap II將采集到的數(shù)據(jù)借助JTAG口
2009-09-15 16:25:26
31 本文介紹了一種基于FPGA 的高速多路數(shù)據(jù)采集系統(tǒng)的設計方案,描述了系統(tǒng)的主要組成及FPGA 的實現(xiàn)方法。在硬件上FPGA 采用ACEX1K100 器件,用于實現(xiàn)A/D 轉(zhuǎn)換器的控制電路、多路
2009-12-19 16:02:33
50 介紹了一種基于FPGA 的超高速數(shù)據(jù)采集與處理系統(tǒng),給出了系統(tǒng)實現(xiàn)的方案,并詳細闡述了各硬件電路的具體構(gòu)成。對系統(tǒng)軟件功能做了簡要介紹,并利用嵌入式邏輯分析儀對該超高
2010-01-20 16:03:27
58 設計一種基于FPGA的多通道同步數(shù)據(jù)采集存儲系統(tǒng),分為多通道同步數(shù)據(jù)采集模塊和數(shù)據(jù)存儲模塊。系統(tǒng)設計采用多通道數(shù)據(jù)的同步實時采集以及壞塊檢測技術(shù)。多通道同步數(shù)據(jù)采集
2010-12-27 15:31:33
70 基于USB2.0與FPGA技術(shù)的高速數(shù)據(jù)采集系統(tǒng)的設計
基于USB2.0與FPGA技術(shù)的高速數(shù)據(jù)采集系統(tǒng)的設計
近年來筆記本電腦迅速普及和更新,其中大部分已經(jīng)
2009-04-22 19:56:15
1347 
高速USB數(shù)據(jù)采集系統(tǒng)的設計
在圖像處理、瞬態(tài)信號測量等一些高速、高精度的應用中,需要進行高速數(shù)據(jù)采集。USB 2.0接口以其高速率等優(yōu)點漸有取
2009-09-26 18:05:46
677 
基于CPLD和嵌入式系統(tǒng)的高速數(shù)據(jù)采集系統(tǒng)的設計與實現(xiàn)
介紹一種基于CPLD和嵌入式系統(tǒng)的高速數(shù)據(jù)采集系統(tǒng),并詳細闡述了系統(tǒng)的結(jié)構(gòu)和軟硬件的實
2009-10-15 23:46:59
616 
基于CPLD/FPGA高速數(shù)據(jù)采集系統(tǒng)的設計
0 引 言 傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)一般采用單片機,系統(tǒng)大多通過PCI總線完成數(shù)據(jù)的傳輸。其缺點是數(shù)學運算能力差;
2010-01-27 09:35:01
508 
FPGA芯片在高速數(shù)據(jù)采集緩存系統(tǒng)中的應用
概 述在高速數(shù)據(jù)采集方面,FPGA有單片機和DSP無法比擬的優(yōu)勢。FPGA的時鐘頻率高,內(nèi)部時延小,全部控制邏輯都可由硬
2010-03-30 10:51:15
881 
文章給出了一種基于雙端口 SRAM 技術(shù)的高速數(shù)據(jù)采集系統(tǒng)的設計。采用將高速雙端口SRAM 映射為主機內(nèi)存并構(gòu)造成環(huán)狀緩沖區(qū)的方法,實現(xiàn)了高速ADC數(shù)據(jù)流實時采集與主機處理的并行操
2011-07-13 17:59:31
99 為解決現(xiàn)有采集存儲系統(tǒng)不能同時滿足高速率采集,大容量脫機且長時間持續(xù)存儲的問題,設計了一種基于SATA硬盤和FPGA的數(shù)據(jù)采集和存儲方案。本設計由AD9627轉(zhuǎn)換芯片,Altera Cyclone系列
2011-11-15 11:35:19
169 隨著現(xiàn)代科學研究和工業(yè)生產(chǎn)對數(shù)據(jù)采集要求的日益提高,很多場合都需要對高頻模擬信號進行高速、商精度的t化采集。本文針對高速數(shù)據(jù)采集系統(tǒng)中的實時性、采集速率等問題提出了
2011-11-16 12:55:34
114 CPLD在高速數(shù)據(jù)采集系統(tǒng)中的應用! 介紹了高速數(shù)據(jù)采集系統(tǒng)的整體框架分析了其中的通用部分CPLD系列產(chǎn)品的特點及其開發(fā)軟件.CPLD根據(jù)高速數(shù)據(jù)采集系統(tǒng)的需要VHDL語言的形式,介紹了由
2011-12-17 00:12:00
26 基于FPGA的高速USB2.0數(shù)據(jù)采集系統(tǒng)主控電路設計
2016-01-04 15:31:55
0 高速數(shù)據(jù)采集系統(tǒng)中的FPGA的設計,下來看看
2016-05-10 11:24:33
15 基于FPGA的PXI數(shù)據(jù)采集系統(tǒng)設計,下來看看
2016-05-10 13:45:28
35 于FPGA的高速多路數(shù)據(jù)采集系統(tǒng)的設計。
2016-05-10 13:45:28
41 基于FPGA的多通道數(shù)據(jù)采集系統(tǒng)設計,下來看看。
2016-05-10 13:45:28
59 基于FPGA的高速數(shù)據(jù)采集硬件系統(tǒng)設計.
2016-05-10 17:06:40
43 基于FPGA的高速數(shù)據(jù)采集系統(tǒng)接口設計.
2016-05-10 17:06:40
27 基于FPGA的高速數(shù)據(jù)采集系統(tǒng)的設計,下來看看
2016-05-10 17:06:40
19 基于FPGA高速數(shù)據(jù)采集的解決方案,下來看看
2016-05-11 09:46:01
13 基于FPGA的高速數(shù)據(jù)采集系統(tǒng)設計,用ad芯片和sdram構(gòu)成高速數(shù)據(jù)采集系統(tǒng)。
2016-05-17 09:49:51
35 基于FPGA的新型高速CCD圖像數(shù)據(jù)采集系統(tǒng)
2016-09-22 13:05:38
22 六通道高速數(shù)據(jù)采集系統(tǒng)的設計
2017-01-17 19:54:24
11 基于PXI架構(gòu)的高速數(shù)據(jù)采集系統(tǒng)設計_黃宇
2017-02-07 15:17:36
6 單片機高速數(shù)據(jù)采集系統(tǒng)的設計_張俊梅
2017-03-19 11:28:16
2 基于CPLD高速數(shù)據(jù)采集系統(tǒng)設計_鮮果
2017-03-19 11:45:23
3 設計了基于FPGA與ARM 芯片的數(shù)據(jù)采集系統(tǒng),FPGA 負責控制A/D轉(zhuǎn)換器,保證了采樣精度與處理速度,ARM負責邏輯控制及與上位機交互的實現(xiàn),并將采集到的數(shù)據(jù)通過USB高速上傳至主機進行實時處理。對模擬數(shù)據(jù)采集的測試結(jié)果達到了較高的采樣精度和速度,驗證了整個系統(tǒng)的高速性和可行性。
2017-11-18 12:47:10
4154 
本系統(tǒng)采用先進的FPGA技術(shù),能夠進行20MHz的高速數(shù)據(jù)采集,并對采集數(shù)據(jù)快速存儲、讀取;DTE0820采集器具有8個獨立通道12位動態(tài)范圍的A/D轉(zhuǎn)換器。 為用戶提供了8路同步高速模擬輸入通
2017-11-20 10:11:40
2 為解決不同性能指標數(shù)據(jù)采集系統(tǒng)開發(fā)時間較長的問題,提出了一種將FPGA軟核技術(shù)應用于高速數(shù)據(jù)采集系統(tǒng)設計的方法。系統(tǒng)以Xilinx公司的FPGA為例設計軟核,使用VHDL語言對軟核進行模塊化
2017-11-24 17:00:12
694 
利用AD574A設計基于FPGA的高速數(shù)據(jù)采集系統(tǒng),系統(tǒng)包含內(nèi)嵌雙口,在FPGA內(nèi)部實現(xiàn)的RAM用于寫入操作;地址計數(shù)器,用于提供存儲地址保存采集數(shù)據(jù)。具備高采樣精度、高集成度,并且速度快、靈活性強、可靠性高,易于升級與擴展。
2017-12-18 17:37:20
7689 
結(jié)合數(shù)據(jù)采集系統(tǒng)在航天遙感中的應用“介紹了一種基于FPGA 的多路數(shù)據(jù)采集系統(tǒng)”給出了硬件原理框圖“并對系統(tǒng)進行了分解”而后討論了影響系統(tǒng)性能的因素實際應用證明“采用該方法設計的系統(tǒng)能有效地完成多路同步高速數(shù)據(jù)采集任務
2018-10-16 16:18:45
18 介紹了1種基于FPGA和DSP的高速數(shù)據(jù)采集系統(tǒng)的設計和實現(xiàn),其FPGA采用Altera公司ACEX 1K系列的EPIK50Tcl443器件,DSP芯片采用TI公司TMs320系列
2018-11-07 17:18:24
18 2018年8月,西安慕雷電子發(fā)布了全球頂級高速數(shù)據(jù)采集記錄存儲系統(tǒng),采樣率高達4GSPS,分辨率12bit,模擬帶寬2GHZ,記錄存儲帶寬高達6GB/S!西安慕雷電子供應全球頂級高速數(shù)據(jù)采集卡及超寬
2018-11-13 21:21:34
486 設計了以FPGA器件XCSVIXS0為核心處理芯片的高速數(shù)據(jù)采集存儲系統(tǒng)。在XCSVLXS0內(nèi)部實現(xiàn)的高速狀態(tài)機和相位延遲時鐘作用下,采用4片高速A/D器件流水工作來提高數(shù)據(jù)采集速度。同時
2018-12-10 16:47:01
22 高速雷達數(shù)據(jù)采集系統(tǒng)的設計方法。該系統(tǒng)由FPGA芯片完成各芯片之間的邏輯控制,具有設計靈活、結(jié)構(gòu)簡單、實時性高、可靠性高等優(yōu)點。
2018-12-24 15:20:00
19 Programmable Gate Array,FPGA)備受青睞,以FPGA為控制核心的數(shù)據(jù)采集系統(tǒng)也日漸興盛。FPGA具有靈活性高、可擴展性強和資源豐富的特點[2-3],而且能夠應對各種形式的接口協(xié)議,使其在數(shù)據(jù)采集
2020-01-27 16:02:00
768 
介紹一種基于Actel公司Fusion StartKit FPGA的線陣CCD圖像數(shù)據(jù)采集系統(tǒng)。以FPGA作為圖像數(shù)據(jù)的控制和處理核心,通過采用高速A/D、異步FIFO、UART以及電平轉(zhuǎn)換、放大
2021-02-02 17:12:32
5 本文詳細介紹了一種基于 PCI 總線的高速數(shù)據(jù)采集系統(tǒng)的原理、組成和功能以及在 Windows 2000 環(huán)境下進行數(shù)據(jù)采集和存儲的方法。該系統(tǒng)用于某型號衛(wèi)星下行的高速數(shù)據(jù)采集。系統(tǒng)設計與技術(shù)的通用性可應用于其它類似的高速數(shù)據(jù)采集與處理系統(tǒng)中。
2021-04-14 14:29:30
13 基于FPGA+STM32雙處理器的高速數(shù)據(jù)采集系統(tǒng)
2021-06-25 10:38:04
64 點擊上方 藍字 關(guān)注我們 目前,在數(shù)據(jù)采集系統(tǒng)的硬件設計方案中,有采用通用單片機和USB相結(jié)合的方案,也有采用DSP和USB相結(jié)合的方案,前者雖然硬件成本低,但是時鐘頻率較低,難以滿足數(shù)據(jù)采集系統(tǒng)
2023-10-06 14:55:02
1256 
正在加载...
評論