電子發(fā)燒友App
關(guān)鍵詞：直接數(shù)字頻率合成，現(xiàn)場(chǎng)可編程門陣列，頻率合成器
1 引 言
直接數(shù)字頻率合成技術(shù)（Direct DigitalFrequencySynthesis，即DDFS，一般簡(jiǎn)稱DDS）是從相位概念出發(fā)直接合成所需波形的一種新的頻率合成技術(shù)。近年來，技術(shù)和器件水平不斷發(fā)展，這使DDS合成技術(shù)也得到了飛速的發(fā)展，它在相對(duì)帶寬、頻率轉(zhuǎn)換時(shí)間、相位連續(xù)性、正交輸出、高分辨力以及集成化等一系列性能指標(biāo)方面已遠(yuǎn)遠(yuǎn)超過了傳統(tǒng)的頻率合成技術(shù)所能達(dá)到的水平，完成了頻率合成技術(shù)的又一次飛躍，是目前運(yùn)用最廣泛的頻率合成技術(shù)。
目前，各大芯片制造廠商都相繼推出采用先進(jìn)CMOS工藝生產(chǎn)的高性能、多功能的DDS芯片（其中應(yīng)用較為廣泛的是AD公司的AD985X系列），為電路設(shè)計(jì)者提供了多種選擇。然而在某些場(chǎng)合，DDS芯片在控制方式、置頻速率等方面與系統(tǒng)的要求差距很大，這時(shí)如果用高性能的FPGA器件來設(shè)計(jì)符合自己需要的DDS電路就是一個(gè)很好的解決方法。
ACEX1K器件是Altera公司著眼于通信、音頻處理及類似場(chǎng)合的應(yīng)用而推出的芯片系列，總的來看，它將會(huì)逐步取代FLEX10K系列，成為首選的中規(guī)模器件產(chǎn)品。ACEX1K器件具有以下優(yōu)點(diǎn)：
·高性能。ACEX1K器件采用查找表（LUT）和EAB（嵌入式陣列塊）相結(jié)合的結(jié)構(gòu)，特別適用于實(shí)現(xiàn)
復(fù)雜邏輯功能和存儲(chǔ)器功能，例如通信中應(yīng)用的DSP、多通道數(shù)據(jù)處理、數(shù)據(jù)傳遞和微控制等。
·高密度。典型門數(shù)為1萬到10萬門，有多達(dá)49152位的RAM（每個(gè)EAB有4096位RAM）。
·系統(tǒng)性能。器件內(nèi)核采用2．5V電壓，功耗低，能夠提供高達(dá)250MHz的雙向I／O功能，完全支持33MHz和66MHz的PCI局部總線標(biāo)準(zhǔn)。
·靈活的內(nèi)部互聯(lián)。具有快速連續(xù)式延時(shí)可預(yù)測(cè)的快速通道互連（Fast Track）；能提供實(shí)現(xiàn)快速加法器、計(jì)數(shù)器、乘法器和比較器等算術(shù)功能的專用進(jìn)位鏈和實(shí)現(xiàn)高速多扇入邏輯功能的專用級(jí)連鏈。
本設(shè)計(jì)采用的是ACEX EP1K50，其典型門數(shù)50000門，邏輯單元2880個(gè)，嵌入系統(tǒng)塊10個(gè)，完全符合單片實(shí)現(xiàn)DDS電路的要求。設(shè)計(jì)工具為Altera的下一代設(shè)計(jì)工具Quartus軟件。
2 DDS的工作原理和電路結(jié)構(gòu)
圖1所示是一個(gè)基本的DDS電路工作原理框圖。
DDS的工作原理是以數(shù)控振蕩器的方式，產(chǎn)生頻率、相位可控制的正弦波（SineWave）。電路一般包括基準(zhǔn)時(shí)鐘、頻率累加器、相位累加器、幅度／相位轉(zhuǎn)換電路、D／A轉(zhuǎn)換器和低通濾波器（LPF）。
其中，頻率累加器對(duì)輸入信號(hào)進(jìn)行累加運(yùn)算，產(chǎn)生頻率控制數(shù)據(jù)（Frequency Data或相位步進(jìn)量Phase Increment）。
相位累加器由N位全加器和N位累加寄存器級(jí)聯(lián)而成，對(duì)代表頻率的二進(jìn)制碼進(jìn)行累加運(yùn)算，是典型的反饋電路，產(chǎn)生累加結(jié)果Y。
幅度／相位轉(zhuǎn)換電路實(shí)質(zhì)是一個(gè)波形存儲(chǔ)器（WaveformMemory），以供查表使用。讀出的數(shù)據(jù)送入D／A轉(zhuǎn)換器和低通濾波器。
具體工作過程如下：
每來一個(gè)時(shí)鐘脈沖Fclk，N位加法器將頻率控制數(shù)據(jù)X與累加寄存器輸出的累加相位數(shù)據(jù)相加，把相加后的結(jié)果Y送至累加寄存器的輸入端。累加寄存器一方面將在上一時(shí)鐘周期作用后所產(chǎn)生的新的相位數(shù)據(jù)反饋到加法器的輸入端，以使加法器在下一時(shí)鐘的作用下繼續(xù)與頻率控制數(shù)據(jù)X相加；另一方面，將這個(gè)值作為取樣地址值送入幅度／相位轉(zhuǎn)換電路（即圖1中的波形存儲(chǔ)器），幅度／相位轉(zhuǎn)換電路根據(jù)這個(gè)地址值輸出相應(yīng)的波形數(shù)據(jù)。最后，經(jīng)數(shù)／模轉(zhuǎn)換（D／AConverter）和低通濾波器（LowPass Filter）將波形數(shù)據(jù)轉(zhuǎn)換成所需要的模擬波形。相位累加器在基準(zhǔn)時(shí)鐘的作用下，進(jìn)行線性相位累加，當(dāng)相位累加器累加滿量時(shí)就會(huì)產(chǎn)生一次溢出，這樣就完成了一個(gè)周期，這個(gè)周期也就是DDS合成信號(hào)的一個(gè)頻率周期。
DDS輸出信號(hào)的頻率由式（1）給定：
Fout＝（X／Y）×Fclk（1）
例如，我們假定基準(zhǔn)時(shí)鐘為70 MHz，累加器為16位，則：
Y＝216＝65，536
Fclk＝70MHz
再假定X＝4096，則：
Fout＝4096／65536×70＝4．375MHz
可見，理論上通過設(shè)定DDS相位累加器位數(shù)頻率控制字X和基準(zhǔn)時(shí)鐘Fclk的值，就可以產(chǎn)生任一頻率的輸出。而DDS的頻率分辨率定義為：
Fres＝Fclk／Y（2）
由于基準(zhǔn)時(shí)鐘一般固定，因此相位累加器的位數(shù)就決定了頻率分辨率。比如上面的例子中，相位累加器為16位，那么頻率分辨率就可以認(rèn)為是16位。位數(shù)越多，分辨率越高。
3 利用FPGA（ACEXEP1K50）設(shè)計(jì)DDS
（1）在用FPGA設(shè)計(jì)DDS電路的時(shí)候，相位累加器是決定DDS性能的一個(gè)關(guān)鍵部分，小的累加器可以利用ACEX器件的進(jìn)位鏈得到快速、高效的電路結(jié)構(gòu)。然而，由于進(jìn)位鏈必須位于臨近的LAB（邏輯陣列塊）和LE（邏輯單元）內(nèi)，因此，長的進(jìn)位鏈勢(shì)必會(huì)減少其它邏輯使用的布線資源，同時(shí)過長的進(jìn)位鏈也會(huì)制約整個(gè)系統(tǒng)速度的提高。
另一種提高速度的辦法就是采用流水線技術(shù)，即把在一個(gè)時(shí)鐘內(nèi)要完成的邏輯操作分成幾步較小的操作，并插入幾個(gè)時(shí)鐘周期來提高系統(tǒng)的數(shù)據(jù)吞吐率。但是流水線技術(shù)比較適合開環(huán)結(jié)構(gòu)（Open－Loop）的電路，要用在累加器這樣的閉環(huán)反饋（Close－LoopFeedback）的電路中必須謹(jǐn)慎考慮，以保證設(shè)計(jì)的準(zhǔn)確無誤。
綜合考慮后，這一部分決定采用進(jìn)位鏈和流水線技術(shù)相結(jié)合的辦法，這樣既能保證較高的資源利用率，又能大幅提高系統(tǒng)的性能和速度。
（2）相位／幅度轉(zhuǎn)換電路是DDS電路中另一個(gè)關(guān)鍵，設(shè)計(jì)中面臨的主要問題就是資源的開銷。電路通常采用ROM結(jié)構(gòu)，相位累加器的輸出是一種數(shù)字式鋸齒波，通過取它的高若干位作為ROM的地址輸入，經(jīng)查表（LUT）和運(yùn)算后，ROM就輸出所需波形的量化數(shù)據(jù)。
ROM一般在FPGA（針對(duì)Altera公司的器件）中由EAB實(shí)現(xiàn)，且ROM表的尺寸隨著地址位數(shù)或數(shù)據(jù)位數(shù)的增加呈指數(shù)遞增關(guān)系，因此，在滿足信號(hào)性能的前提條件下，如何減少資源的開銷就是一個(gè)重要問題，實(shí)際設(shè)計(jì)時(shí)，我們充分利用了信號(hào)周期內(nèi)的對(duì)稱性和算術(shù)關(guān)系來減少EAB的開銷。
（3）實(shí)際運(yùn)用時(shí)，我們參照項(xiàng)目具體要求，設(shè)計(jì)了一個(gè)系統(tǒng)控制電路。
綜上考慮，我們利用圖2的結(jié)構(gòu)設(shè)計(jì)整個(gè)DDS電路。
采用Verilog硬件描述語言來實(shí)現(xiàn)整個(gè)電路，這不僅有利于設(shè)計(jì)文檔的管理，而且方便設(shè)計(jì)的修改和擴(kuò)充及在不同F(xiàn)PGA器件之間的移植。
由圖2可以清楚地看出，整個(gè)系統(tǒng)只加入了一級(jí)流水線來提高速度，需要說明的是，在ROM和系統(tǒng)控制電路之間也可以加入流水線，但實(shí)際仿真表明，效果不明顯，反而消耗了更多的資源，因此綜合考慮后只加入一級(jí)流水線。
為了進(jìn)一步提高速度，在DDS電路的相位累加模塊和加法器模塊的設(shè)計(jì)時(shí)并沒有采用FPGA單元庫中的16～32位加法器，盡管它們可以很容易地實(shí)現(xiàn)高達(dá)32位的相位累加器，但當(dāng)工作頻率較高時(shí)，這種方法不可取，因?yàn)樗鼈冚^大的延時(shí)不能滿足速度要求。因此，具體實(shí)現(xiàn)時(shí)我們分別用了4個(gè)和8個(gè)4位的累加器以流水線的方式實(shí)現(xiàn)16位和32位累加器。比較仿真結(jié)果表明，采用流水線技術(shù)可以大大提高系統(tǒng)的工作速度。
由前面的分析可知，相位／幅度變換電路也是較難實(shí)現(xiàn)的部分，它不僅要解決速度的問題，還要考慮節(jié)省資源的問題。如何有效利用FPGA有限的資源，是實(shí)現(xiàn)相位／幅度變換電路的最關(guān)鍵的一點(diǎn)。
在實(shí)際運(yùn)用中，我們將著眼點(diǎn)主要放在了節(jié)省資源上。相位／幅度轉(zhuǎn)換電路中的主要問題在于ROM的大小上。本次設(shè)計(jì)的DDS主要用于數(shù)字視頻編碼中，因此只需要輸出余弦（正弦）波，我們考慮了以下的優(yōu)化方式：COS波信號(hào)對(duì)于x＝π直線成偶對(duì)稱，基于此可以將ROM表減至原來的1／2，再利用左半周期內(nèi)，波形對(duì)于點(diǎn)（π／2，0）成奇對(duì)稱，進(jìn)一步將ROM表減至最初的1／4，因此，通過一個(gè)SIN碼表的前1／4周期就可以變換得到SIN和COS的整個(gè)周期碼表。這樣，就節(jié)省了將近3／4的資源，非常可觀。
系統(tǒng)控制電路主要是根據(jù)是否需要相位調(diào)制（BPSK）及頻率調(diào)制（BFSK），系統(tǒng)時(shí)鐘是否需要分頻得到所需的基準(zhǔn)時(shí)鐘，頻率碼的輸入方式是串行、并行還是微機(jī)接口方式，如何控制輸出等具體要求而設(shè)計(jì)的。這一部分可以靈活設(shè)計(jì)，凸現(xiàn)FPGA的優(yōu)點(diǎn)所在。
4 用ACEXEP1K50實(shí)現(xiàn)的DDS電路與專用DDS芯片的比較
這里對(duì)用ACEXEP1K50實(shí)現(xiàn)的DDS電路與專用DDS芯片進(jìn)行了比較：
（1）系統(tǒng)速度：用它實(shí)現(xiàn)DDS電路，16位精度（分辨率）的DDS電路最高頻率達(dá)到148MHz，32位精度（分辨率）的電路最高工作頻率107MHz，可以看出，這個(gè)頻率已經(jīng)是比較高了；而采用專用DDS芯片的話，頻率在數(shù)十至數(shù)百兆赫茲之間，如AD9850為125MHz，AD9851為180MHz，較新的AD9854已經(jīng)達(dá)到300MHz。用FPGA實(shí)現(xiàn)的DDS電路能工作在如此之高的頻率主要依賴于ACEX系列器件先進(jìn)的結(jié)構(gòu)特點(diǎn)，以及前文提出的多種優(yōu)化措施。
（2）可控性：雖然有的專用DDS芯片的功能也比較多，但控制方式卻是固定的，因此不一定是我們所需要的。而利用ACEX系列器件則可以根據(jù)需要方便地實(shí)現(xiàn)各種比較復(fù)雜的調(diào)頻、調(diào)相和調(diào)幅功能，具有良好的實(shí)用性。
（3）信號(hào)質(zhì)量：專用DDS芯片由于采用特定的集成工藝，內(nèi)部數(shù)字信號(hào)抖動(dòng)很小，可以輸出高質(zhì)量的模擬信號(hào)；盡管利用ACEX系列也能輸出較高質(zhì)量的信號(hào)，但達(dá)不到專用DDS芯片的水平。
（4）成本：專用DDS芯片價(jià)格較高，而將用FPGA器件設(shè)計(jì)的DDS電路嵌入到系統(tǒng)中并不會(huì)使成本增加多少。
5 結(jié)束語
本文利用ALTERA公司的FPGA（ACEXEP1K50）器件，通過各種優(yōu)化措施，設(shè)計(jì)開發(fā)了DDS電路，達(dá)到了預(yù)期的目的，具有較高的性價(jià)比。
2 徐立成．直接數(shù)字合成技術(shù)的應(yīng)用．艦用雷達(dá)和對(duì)抗，1991（2）
3 夏宇聞．復(fù)雜數(shù)字電路與系統(tǒng)的Verilog HDL設(shè)計(jì)技術(shù)．北京：北京航空航天大學(xué)出版社，1998
工商網(wǎng)監(jiān)
評(píng)論