本篇主要介紹TTL/CMOS電平的互連、OC/OD的互連,其余單端邏輯電平的互連可參考相關器件規范、電平規范。 1、TTL/CMOS互連 常用的TTL和CMOS電平主要是5V TTL、5V CMOS
2020-12-23 14:15:125648 模式以及信號規范。通常包括所需的任何軟件,以及有關已知錯誤的設計說明和文檔。 由于 IP 核有軟核和硬核的區別,IP提供商還需要為這兩種不同類型的 IP 核提供不同的代碼、腳本、軟件、數據、報告和其他
2022-02-18 21:51:20
[attach]74350[/attach]IP核互連策略及規范
2012-08-12 12:20:18
我有在有license生成的IP核,想移植到其它沒有license的計算機上使用,請問怎樣才能使用 是直接把xco和.v文件復制過去就可以刻么?
2013-10-25 23:58:02
IP核加法器
2019-08-14 14:24:38
IP核是指在電子設計中預先設計的用于搭建系統芯片的可重用構件,可以分為軟核、固核和硬核三種形式。軟核通常以可綜合的RTL代碼的形式給出,不依賴于特定的工藝,具有最好的靈活性。硬IP核是針對某種特定
2021-07-22 08:24:29
IP核生成文件:XilinxAlteraIP 核生成文件:(Xilinx/Altera同) IP 核生成器生成ip 后有兩個文件對我們比較有用,假設生成了一個 asyn_fifo 的核,則
2012-08-12 12:21:36
本帖最后由 eehome 于 2013-1-5 09:59 編輯
IP核簡介IP核是指:將一些在數字電路中常用但比較復雜的功能塊,如FIR濾波器、SDRAM控制器、PCI接口等等設計成可修改
2011-07-06 14:15:52
IP核簡介IP核是指:將一些在數字電路中常用但比較復雜的功能塊,如FIR濾波器、SDRAM控制器、PCI接口等等設計成可修改參數的模塊,讓其它用戶可以直接調用這些模塊,以避免重復勞動。隨著CPLD
2011-07-15 14:46:14
你好,我在使用Xilinx網站的IP核時遇到了一些問題。我已經下載了Vivado Webpack,也為此同時下載了IP-Core的許可證。Vivado Webpack工作正常,但我看不到我下載
2018-12-24 13:50:01
我想問一下,在quartus上直接調用IP核和在qsys中用IP核有什么區別?自個有點迷糊了
2017-08-07 10:09:03
我調用了一個ip核 在下載到芯片中 有一個time-limited的問題 在完成ip核破解之后 還是無法解決 但是我在Google上的找到一個解決方法就是把ip核生成的v文件加到主項目文件中就是上面
2016-05-17 10:28:47
公司現需12bit sar adc的IP核,國內有哪些公司提供相關方面的服務了?
2015-11-06 08:37:44
用Quartus II 調用IP核時,在哪可以查看IP核的例程
2014-07-27 20:28:04
研究了很久,實在弄不出來了,有沒有人用過Altera的PCIe IP核???急求!!!謝謝!!!求大神幫忙......
2016-05-26 09:12:33
Altera_IP核,僅供參考
2016-08-24 16:57:15
BRAM IP核包括哪幾種類型?Vivado中xilinx_BRAM IP核怎么使用?
2021-03-08 07:11:54
我用的是xinlinx spartan6 FPGA,我想知道它的IP核RAM是與FPGA獨立的,只是集成在了一起呢,還是占用了FPGA的資源來形成一個RAM?如果我以ROM的形式調用該IP核,在
2013-01-10 17:19:11
有誰知道現在國內外有哪些公司賣FPGA的圖像處理相關的IP核?
2015-04-28 21:34:24
本帖最后由 gk320830 于 2015-3-8 09:29 編輯
LCD的通用驅動電路IP核設計 摘 要:本文介紹了一種新型的LCD驅動電路IP核的總體設計,采用自頂向下的設計方法將其
2012-08-12 12:28:42
論壇里面的大神們,有沒有已經完成LDPC碼編譯碼算法的FPGA實現,本人目前在做這方面的項目,時間比較緊,緊急求購IP核。。
2012-04-16 23:43:28
1.安裝 IP 核
(1)打開工程,點擊菜單欄中【tools】 下的【IP Compiler】。
IP Compiler
(2)在彈出的 IP Compiler 界面中,選擇【File】下
2023-06-26 10:41:47
本人使用RS IP核進行編碼時出現IP核后面帶有美元符號,不能正常使用。求大神給予破解幫助。
2019-08-20 11:34:00
請問一下,我使用QuartusII 13.0 生成不了Rapid IO IP核,iP核已破解,其他諸如FIR、CIC、NCO等都能正常生成,到底是怎么回事呢?是Quartus版本的問題嗎?
2017-07-17 16:23:29
大家好,有沒有誰比較熟悉ALTERA公司的VIP系列ip核,我們用該系列IP核中的某些模塊(主要是scaler和interlacer)來實現高清圖像轉標清圖像(具體就是1080p50轉576i30
2015-04-13 14:12:18
發生IP核鎖定,一般是Vivado版本不同導致的,下面介紹幾種方法: 1 常用的方法 1)生成IP核的狀態報告 Report -》 Report IP Status 2)點擊
2021-01-08 17:12:52
Vivado中xilinx_courdic IP核(求exp指數函數)使用
2021-03-03 07:35:03
在vivado生成ip核后缺少一大片文件,之前是可以用的,中途卸載過Modelsim,用vivado打開過ISE工程,因為工程中很多IP核不能用所以在重新生成過程中發現了這個問題,還請大神告知是怎么回事?
2023-04-24 23:42:21
altera公司IP核使用手冊,分享給想學習altera公司FPGA的IP核使用的親們~~
2013-02-16 22:40:19
1. 前言 bxCAN是STM32系列最穩定的IP核之一,無論有哪個新型號出來,這個IP核基本未變,可見這個IP核的設計是相當成熟的。本...
2021-08-05 06:15:56
在仿真fft ip核時 輸出信號一直為0,檢查了輸入波形,應該沒有問題,大家幫忙看看吧輸入是由rom里面的mif文件產生的信號。
2017-11-21 10:44:53
求用sopc builder定制IP核的步驟,是9.0的軟件,假設硬件代碼已有
2013-09-14 18:35:40
請問哪位高手有ise軟件中的各個ip核的功能介紹
2013-10-08 16:41:25
請教各位大神,小弟剛學FPGA,現在在用spartan-3E的板子,想用上面的DDR SDRAM進行簡單的讀寫,用MIG生成DDR核之后出現了很多引腳,看了一些資料也不是很清楚,不知道怎么使用生成的這個IP核控制器來進行讀寫,希望大神們稍作指點
2013-06-20 20:43:56
有哪位大神用過pci ip核,為什么輸入lm_req32請求,pci側沒有reqn請求輸出呢?
2016-06-27 17:56:59
本帖最后由 ys_1*****8201 于 2016-5-19 14:16 編輯
Quartus IP核破解在完成quartus軟件安裝之后,一般都要進行一個軟件破解。對于一般的需求來說
2016-05-19 14:13:09
2.5MHz 振幅0-5V 的正弦信號,請問 data 端口應該輸入怎樣的信號?如果有Altera IP核相關的詳解資料推薦下更好。多謝了。
2014-10-28 12:34:41
ip 核應用
2012-05-26 15:26:27
在quartusII中,應用fft ip核時,variable streaming 模式下的bit-reverse(位翻轉)是什么意思?煩勞詳細幫助新手解釋一下,不甚感激
2017-01-09 10:55:59
quartus的IP核,怎么用啊,有誰有這方面的資料嗎?求助 啊
2014-10-29 10:23:19
大家伙,又到了每日學習的時間了,今天咱們來聊一聊vivado 調用IP核。首先咱們來了解一下vivado的IP核,IP核(IP Core):Vivado中有很多IP核可以直接使用,例如
2018-05-15 12:05:13
請教一下,vivado怎么把帶ip核的工程進行封裝,保證代碼不可見,可以通過端口調用。我嘗試了以下方法,ippackage,如果要在另一個程序里調用,也要提供源代碼;另一個方法是將網表文件edf文件與端口聲明結合,這種方法只能實現不帶ip核的封裝
2017-07-14 09:18:30
有沒有大神可以提供xilinx FPGA的FFT IP核的調用的verilog 的參考程序,最近在學習FFT的IP核的使用,但是仿真結果有問題,所以想找些參考設計,謝謝
2016-12-25 17:05:38
通過Quartus II 軟件創建PLL IP核。首先,要新建一個工程,這個方法在之前的帖子中已經發過,不會的可以查看前面的相關帖子。創建好自己的工程:打開如下的菜單
2016-09-23 21:44:10
前面建好了mif文件,下面就要創建ROM IP核了。首先,我們新建一個工程。菜單欄:Tools --> MegaWizardPlug-InManager ,點擊“Next”選擇ROM的IP核
2016-09-25 09:38:33
隨著電路規模不斷擴大,以及競爭帶來的上市時間的壓力,越來越多的電路設計者開始利用設計良好的、經反復驗證的電路功能模塊來加快設計進程。這些電路功能模塊被稱為IP(Intellectual Property)核。
2019-11-04 07:40:53
本文詳細討論了焊接網絡控制器的硬、軟件設計,實現了以焊縫編號進行焊接規范參數設定的控制策略,并在某專用汽車制造廠鋁合金罐體焊接生產中投入了應用。
2021-05-31 06:54:47
保護您的 IP 核——第一部分軟 IP——前言 隨著全球化硬件設計和制造過程的激增以及IP供應商之間的競爭,IP盜版/假冒、虛假所有權等威脅正在加劇。因此,保護?? IP 核設計的要求及其代表的專有
2022-02-23 11:59:45
請問我修改完MIG IP核以后,該如何進行更新呢?搗鼓了半天,要么更新為源代碼,要么就是提示我自己添加的端口不存在
2018-11-12 19:46:15
下載了一個51的ip核,但不知道怎么用,怎么調入quartus
2014-08-08 18:22:21
剛剛接觸IP核做FFT,現在用的是FFTV9.0,已經建立了一個IP核,但是如何仿真呢?是用quartus自帶軟件,還是要用MATLAB?抑或其他?我用的自帶軟件,但是什么也沒有出來。正確的辦法應該怎樣呢,謝謝指點。
2011-04-21 10:22:31
quartus ii9.0創建的ip核,生成的一些文件,(.qip、 add_sub_bb.v、add_sub.v)這些文件都有用嗎,想在其他工程里調用這些IP核,這幾個文件全部要添加嗎?
2013-07-02 17:20:01
嗨,我想在EDK中使用ISE中提供的PCI Express IP核,這意味著我應該將所有ISE IP核的verilog模塊導入EDK。這是可能的,如果可能的話請發送相關文件。謝謝&問候,Madhu.B
2020-03-24 08:14:50
核的分類和特點是什么?基于IP核的FPGA設計方法是什么?
2021-05-08 07:07:01
。隨著IC產業的迅速發展,傳統的、基于標準單元的數字IC設計方法已經發展到基于IP(知識產權)復用的SoC設計方法,根據實現的硬件描述級的不同,IP核分為軟核、硬核和固核。其中,軟核是采用可綜合的HDL
2018-12-04 10:35:21
作Slave;下面的框圖代表封裝接口模塊;從Master出來并進入Slave的箭頭表示請求命令,從Slave出來并進入Master的箭頭表示響應;加黑的線段代表片上互連總線。兩個IP核通過接口通信
2019-06-11 05:00:07
Viterbi譯碼的基本過程,接著根據Viterbi譯碼器IP核的特點,分別詳細介紹了并行結構、混合結構和基于混合結構的增信刪余3種Viterbi譯碼器IP核的主要性能和使用方法,并通過應用實例給出了譯碼器IP
2010-04-26 16:08:39
我畢業設計要做一個基于FPGA的IP核的DDS信號發生器,但是我不會用DDS的IP核,有沒有好人能發我一份資料如何用IP核的呀。我的瀏覽器下載不了網站上的資料,所以只能發帖求幫忙了。
2015-03-10 11:46:40
我正在嘗試將Xilinx MIG IP Core從1.7版升級到1.9版。 Coregen UI左側有一個方便的“升級IP核”按鈕,但它顯示為灰色。我需要做什么才能進行IP核升級?我在Kintex
2019-11-04 09:26:19
封裝接口模塊;從Master出來并進入Slave的箭頭表示請求命令,從Slave出來并進入Master的箭頭表示響應;加黑的線段代表片上互連總線。兩個IP核通過接口通信的過程是:作為Master
2018-12-11 11:07:21
本人想使用altera的以太網IP核tse核,發現Quartus里面并沒有告訴怎樣控制這個核。請問大家是怎樣控制這個IP核的呢?完全用Verilog代碼編寫控制程序,好像很復雜呀,難道只能通過NiosII軟核嗎
2015-01-22 14:55:31
大家伙,又到了每日學習的時間了,今天咱們來聊一聊vivado 調用IP核。首先咱們來了解一下vivado的IP核,IP核(IP Core):Vivado中有很多IP核可以直接使用,例如
2018-05-16 11:42:55
本人FPGA小白一枚,最近使用到FPGA的IP核遇到一個問題。比如說:某個IP,用于計算sin函數,使用了流水線機制,所有從輸入到輸出需要20個時鐘周期的延時。另外,還有一個IP,從輸入到輸出需要1
2021-06-19 11:06:07
請問Altera RAM IP核怎么使用?
2022-01-18 06:59:33
這是我們一個小比賽的題面:設計一個簡易的電子計算器電路,包括輸入數據處理電路,算數運算電路(包含加法、減法、乘法、除法等算數運算),運算結果處理電路,所有運算電路的設計均不可使用IP核及查找表進行
2018-04-06 20:46:11
嗨!在vivado 2015.4中,我生成了AXI互連IP核,6個masterand1從站。資源是如此之大約9000片或更多,MIG約3500片。A7 100T共有15850片,沒有什么可供用戶使用!!AXI互連必須使用這么多資源嗎?謝謝
2020-08-13 09:44:55
(Intellectual Property)核。IP核由相應領域的專業人員設計,并經反復驗證。IP核的擁有者可通過出售IP獲取利潤。利用IP核,設計者只需做很少設計就可實現所需系統。基于IP核的模塊化設計可縮短
2019-07-29 08:33:45
開放核協議—IP核在SoC設計中的接口技術
2019-05-27 09:52:01
IC設計技術中的IP核互連:隨著IC 設計復雜度的不斷提高,在SoC 中集成的IP 核越來越多,基于片上總線的SOC 設計技術解決了大規模集成電路的設計難點,但是片上總線的應用帶來了
2009-10-14 12:50:238 隨著集成電路設計復雜度的提高和產品上市時間壓力的增大,基于IP 核復用的SoC 設計已成為一種重要的設計方法。在SoC 中集成的IP 核越來越多時,IP 核的互連策略和方法就成
2009-11-28 14:40:468 下一代ASIL B(D)自主駕駛系統將使用符合ISO 26262標準的緩存一致性互連IP和非一致性互連IP來實現。 美國加利福尼亞州坎貝爾2019年4月26日消息—Arteris IP是經過實際驗證
2019-05-09 17:13:322941 本篇主要介紹TTL/CMOS電平的互連、OC/OD的互連,其余單端邏輯電平的互連可參考相關器件規范、電平規范。
2021-01-06 17:40:2220 NoC?互連?IP?將作為德國聯邦教育和研究部?(BMBF)?研究項目的芯片數據通信骨干網絡,以推進汽車人工智能和機器學習?(AI/ML)?處理。 來源: Arteris IP 美國加利福尼亞州
2022-04-06 21:51:10998 AXI 是一種接口規范,它定義了 IP 塊的接口,而不是互連本身。
2023-05-04 09:27:39703
評論
查看更多