ISE12.2設計套件強化了其部分可重配置技術設計流程，并通過智能時鐘門控技術降低24% 的 BRAM 功耗。賽靈思部分可重配置技術，是目前唯一經行業驗證的可重配置FPGA
2010-07-31 12:39:03
439 通過FPGA的多重配置可以有效地精簡控制結構的設計，同時可以用邏輯資源較少的FPGA器件實現需要很大資源才能實現的程序。以Virtex5系列開發板和配置存儲器SPI FLASH為基礎，從硬件電路
2014-01-24 14:17:2213670 
上文XILINX FPGA IP之Clocking Wizard詳解說到時鐘IP的支持動態重配的，本節介紹通過DRP進行MMCM PLL的重新配置。
2023-06-12 18:24:035528 
AS安全模式建立完畢后，UE和gNB之間會觸發RRC重配置流程。
重配置信令流程如圖所示：
那么觸發重配置流程的目的以及重配置消息中有哪些關鍵字段呢？
1 RRC重配置流程的目的
2023-05-10 15:44:58
HII我正在使用FM4-S6E2CC-ETH套件，我正在嘗試了解SRAM與控制器的引腳連接，但是它看起來是不同的和混淆的，所以請幫助我或者讓我知道PIN配置是如何完成的。這里是什么UB和LB引腳21
2018-11-28 16:34:38
在FPGA的應用中，很多時候就是CPU+FPGA+一些常見外設（FLASH、SRAM等），FPGA的功能差別其實不大，那么它的測試文件差別應該也不是這么大，為了簡化仿真，是不是可以寫些文件，通過修改
2013-08-29 20:40:25
在FPGA的應用中，很多時候就是CPU+FPGA+一些常見外設（FLASH、SRAM等），FPGA的功能差別其實不大，那么它的測試文件差別應該也不是這么大，為了簡化仿真，是不是可以寫些文件，通過修改
2013-08-29 20:42:31
在FPGA的應用中，很多時候就是CPU+FPGA+一些常見外設（FLASH、SRAM等），FPGA的功能差別其實不大，那么它的測試文件差別應該也不是這么大，為了簡化仿真，是不是可以寫些文件，通過修改
2013-08-29 20:46:18
Altera可重配置PLL使用手冊在實際應用中，FPGA的工作時鐘頻率可能在幾個時間段內變動，對于與之相關的鎖相環（PLL），若PLL的輸入時鐘在初始設定的時鐘頻率的基礎上變化不太大時，PLL一般
2009-12-22 11:27:13
Cyclone? IV GX 收發器支持對收發器的不同部分進行動態重配置，而無需對器件的任何部分斷電。本章節提供并講解了用于動態重配置各種模式的實例。您可以使用 ALTGX_RECONFIG
2017-11-14 10:53:11
可重構設計是指利用可重用的軟、硬件資源，根據不同的應用需求，靈活地改變自身體系結構的設計方法。FPGA器件可多次重復配置邏輯的特性使可重構系統成為可能，使系統兼具靈活、便捷、硬件資源可復用等性能
2011-05-27 10:22:36
直接把所有電路做在一個工程中，這樣使用的FPGA芯片容量太龐大，非常昂貴，而且電路膠合控制太復雜，這時候我們可以對每種FPGA模型進行分別生成配置文件，當根據實時狀態現場更新FPGA電路。這樣就可以采用
2012-04-26 14:27:03
PSoC 1具有獨特的“動態重配置”能力。這意味著可以使用單個資源來執行多個功能。例如，我們可以考慮一種冷飲自動售貨機。大部分時間，它必須作為一個自動售貨機扔出罐頭和收集錢。但是在晚上，一段時間
2019-05-24 14:51:27
大家好，PSoC 3/5支持類似于PSoC 1的硬件重配置嗎？這可以在運行期間完成嗎？謝謝，亞歷克斯 以上來自于百度翻譯 以下為原文Hello All, Do PSoC 3/5 support
2019-04-03 10:49:18
最近項目用到TMS570LS1227的EMIF功能，第一次接觸求HAL中關于SRAM配置如何配置？附件中有SRAM資料（IDT70V25）。謝謝
2018-06-21 10:17:19
用于Virtex 6設計的可重配置LUT（CFGLUT）可能被封裝到FPGA的輸出邏輯OLOGICE1而不是SLICEM上的LUT。我的設計涉及使用存在于與CFGLUT相同的片中的FF（用于流水線
2018-10-22 11:04:46
Xilinx目前只提供工程芯片，因此這些器件的比特流生成無效。 - 器件支持僅限于這些器件：KU9P，KU15P，VU7P，VU9P， VU13P，ZU7EV，ZU9EG“是否有可能在評估板上使用部分重配置：VCU118使用此設備：XCVU9P在訂購之前對我們很重要！謝謝你的細節JLD
2020-05-12 09:15:28
`Xilinx FPGA入門連載17：PWM蜂鳴器驅動之復位與FPGA重配置功能特權同學，版權所有配套例程和更多資料下載鏈接：http://pan.baidu.com/s/1jGjAhEm1 復位
2015-10-26 12:05:15
Xilinx PlanAhead工具資料說可以用來部分動態重配置，我現在想對芯片的每一幀中每一位進行逐位翻轉的動態重配置，使用PlanAhead能夠實現么？應該怎么理解Planahead的部分重配置，如何應用？希望知道的朋友告訴下，對這個有點迷茫。
2015-06-01 10:11:33
數據手冊里的這句話如何理解？256K FLASH+64K SRAM 的產品支持用戶選擇字配置為（192K FLASH+128K SRAM）、（224K FLASH+96K SRAM）、（256K
2022-06-20 07:37:12
打擾一下。在paritial重新配置用戶指南中，它提到部分重新配置元素可以是lut或reg。我可以問一下xilinx系列中部分重配置的最小粒度是多少？ （PR的最小粒度是否只能是一個BLE，CLB？或者它至少包含幾個clb，或者至少應該是一個整列？）謝謝您的回復。
2020-06-17 11:34:34
參考了官網和各路大神寫的一些關于PLL動態重配置的資料，雖然有收獲但是還是感覺大神們寫的太高端，不夠詳細，對于我這種學渣看起來還是迷迷糊糊。所以整理了一下自己的經驗，把整個過程記錄了下來。沒有很多語言全部是截圖大家湊合看吧。附有源代碼和Word文檔。
2017-10-12 12:32:44
CPLD的核心可編程結構介紹基于SRAM編程技術的PLD電路結構設計
2021-04-08 06:51:29
，以便為Microblaze實現不同的periferal。我已經讀過Spartan3 FPGA支持部分重配置，但我不知道它是否支持動態重配置，而Microblaze仍在使用中。有幫助嗎？提前致謝缺口
2019-05-14 06:28:56
本文介紹的基于FPGA的可重配置系統可以在設計后期甚至量產階段通過重新編程以適應標準和協議的改變。
2021-05-13 06:35:49
隨著集成電路的發展，越來越多的ASIC和SoC開始使用嵌入式SRAM來完成數據的片上存取功能。但嵌入式SRAM的高密集性物理結構使得它很容易在生產過程中產生物理故障而影響芯片的良率，所以，SRAM
2019-10-25 06:28:55
嗨， 我已經成功安裝了Xilinx ISE 12.1-系統版。如何使用ISE 12.1安裝部分重配置許可證或覆蓋？現在我正在使用帶有PlanAhead 10.1.1的PR overlay 16
2018-11-16 11:39:22
隨著大規模集成電路的快速發展，系統設計已從傳統的追求大規模、高密度逐漸轉向提高資源利用率，使有限的資源可以實現更大規模的邏輯設計。利用現場可編程邏輯器件FPGA的多次可編程配置特點，通過重新下載存儲
2019-08-07 06:17:30
我試圖找出部分重配置的配置架構。從我之前使用Virtex-5 FPGA的工作開始，幀將跨越時鐘區域的垂直切片。但是，我找不到任何類似的Virtex-7文檔。我找到的只是configuraiton指南
2020-05-29 08:54:01
隨著大規模集成電路的快速發展，系統設計已從傳統的追求大規模、高密度逐漸轉向提高資源利用率，使有限的資源可以實現更大規模的邏輯設計。利用現場可編程邏輯器件FPGA的多次可編程配置特點，通過重新下載存儲
2019-08-06 07:05:37
存儲配置數據。配置數據決定了PLD內部互連和功能，改變配置數據，也就改變了器件的邏輯功能。SRAM編程時間短，為系統動態改變PLD的邏輯功能創造了條件。但由于SRAM的數據易失的，配置數據必須保存在PLD器件以外的非易失存儲器內，才能實現在線可重配置(ICR)。
2019-08-22 06:31:02
對于城域網絡和長途網絡來說，如果光傳送層具有遠程重新配置的能力，則可以極大地降低運營成本。運營商也已經意識到這種潛力，并在最近業務網絡的招標中加入了對于可重配置光分插復用器(ROADM)以及多維光
2019-08-08 06:31:07
請問F28335最多可外擴多大的SRAM？支不支持iis42s16400j-7tliSRAM芯片？
2018-09-12 11:03:09
我程序需要設置SRAM大些，應該是在SCF散列文件改，我改大了size，結果程序就不跑了，我百度，有說NXP的片子SRAM地址不連續，我查看上圖手冊，沒找到0x20000000的地址，請問我如何配置更大SRAM
2022-01-12 07:45:11
介紹基于SRAM 的可重配置PLD 的原理；通過對多種串行配置的比較，提出單片機與存儲器串行配置方式； 從系統復雜度、可靠性和經濟性等方面進行比較和分析。
2009-05-14 14:36:33
17 本文提出了一種全新的總線可重配置的多處理器架構。該架構結合了多核與可重配置處理器的優勢，具有并行性高、計算能力強、結構復雜度低并且應用領域廣泛靈活的特點。對
2009-06-13 14:11:0411 本文介紹了基于SRAM 查找表的現場可重配置FPGA 的結構和原理，及其配置方法，通過對多種配置方法的比較，提出了由單片機和EPROM 存儲器組成的串行配置方式。這種方式結構簡單
2009-08-13 08:25:1020 該文基于現有端到端可重配置系統架構，提出了一種改進的動態門限聯合負載控制方法，以適應不同負載條件下對負載均衡的要求，達到資源的有效利用。同時，結合終端的可重配
2009-11-19 16:41:2513 介紹了基于ARM和FPGA的端到端重配置終端的硬件平臺設計方法。給出了系統設計的硬件結構和重要接口, 提出了由ARM微處理器通過JTAG在系統配置FPGA的方法, 以滿足重配置系統中軟件
2010-09-14 16:40:0921 本文檔主要是以Altera公司的Stratix II系列的FPGA器件為例，介紹了其內嵌的增強型可重配置PLL在不同的輸入時鐘頻率之間的動態適應，其目的是通過提供PLL的重配置功能，使得不需要對
2010-11-02 15:17:2427 實現了一種用于上位機和FPGA處理板之間通信的可重配置接口，詳細介紹了該接口的包格式設計和FPGA邏輯設計。仿真結果表明，該可重配置接口能根據信令，實現準實時在線參數配置
2010-11-22 15:15:2812 FPGA的全局動態可重配置技術主要是指對運行中的FPGA器件的全部邏輯資源實現在系統的功能變換，從而實現硬件的時分復用。提出了一種基于System ACE的全局動態可重配置設計方法，
2011-01-04 17:06:0154 sram電路圖
2008-10-14 09:55:333432 
基于單片機的復雜可編程邏輯器件快速配置方法
基于SRAM（靜態隨機存儲器）的可重配置PLD（可編程邏輯器件）的出現，為系統設計者動態改變運行電路
2009-03-28 16:47:17749 
摘要：介紹基于SRAM的可重配置CPLD的原理，通過對多種串行配置的比較，提出了由單片機和FLASH存儲器組成的串行配置方式，并從系統復雜度、可靠性和經濟性等方面進行了比
2009-06-20 11:03:48418 軟件無線電技術與可重配置計算體系結構
1．技術趨勢 現代無線通信的主體是移動通信。參照ITU建議M1225，移動通信是在復雜多變的移動環境下工作的，因此必須
2010-03-01 10:58:37739 IMEC、瑞薩、M4S推出可重配置多標準無線收發器
IMEC、株式會社瑞薩科技（以下簡稱瑞薩）、M4S聯手推出了利用40nm低功耗CMOS工藝制造而成、帶有RF、基帶和數據轉換器電
2010-03-01 11:14:01860 SRAM,SRAM原理是什么?
靜態隨機存取存儲器SRAM。
SRAM主要用于二級高速緩存(Level2 C ache)。它利用晶體管來存儲數據。與DRAM相比，SRAM的速度快
2010-03-24 16:11:328479 SRAM模塊,SRAM模塊結構原理是什么?
RAM 結構框圖如圖1 所示。它主要由存儲矩陣（又稱存儲體）、地址譯碼器和讀/寫電路 3 部分組成。存儲矩陣是存儲
2010-03-24 16:28:393895 采用VC++程序的FPGA重配置設計方案利用現場可編程邏輯器件FPGA的多次可編程配置特點，通過重新下載存儲于存儲器的不同系統數據
2010-04-14 15:14:57580 
同步突發式SRAM的內部框圖如圖所示，它與同步管道突發式SRAM基本相同，不同之處只是在輸出緩沖器中沒有配置鎖存器。
2011-05-30 11:01:391457 
為了滿足對分數階 信號變換 進行實時計算的要求,提出一種基于Altera St ratix II FPGA 平臺的可重配置分數階信號變換處理器的硬件實現方案. 根據角度分解的算法,設計了一種通用的硬件框
2011-07-04 15:13:0333 基于 FPGA 的 RCS 有幾項值得注意的設計事項與優勢。其核心部分是我們連接在一起以構成單個計算系統的數個FPGA。在我們的可重配置系統中，我們使用了正交通信系統，將 FPGA 布置在矩
2011-09-20 08:57:3227 WP374 Xilinx FPGA的部分重配置
2012-03-07 14:34:3934 本文介紹了XiLinx FPGA中DCM的結構和相關特性，提出了一種基于XiLinx FPGA的DCM動態重配置的原理方法，并給出了一個具體的實現系統。系統僅通過外部和......
2012-05-25 13:42:5039 打造完全可重配置運動控制系統 ，NI LabVIEW。
2016-03-21 16:19:310 11月15日，All Programmable技術和器件的全球領先企業賽靈思公司）宣布，在2016全球超算大會上宣布推出一套全新的技術——賽靈思可重配置加速堆棧方案，旨在幫助全球最大的云端服務供應商
2016-11-16 16:42:23648 一種基于憶阻器的可重配置邏輯電路_張波
2017-01-08 10:18:574 這里提到的局部重配置技術（Partial Reconfiguration） 是現場可編程門陣列（呵呵，就是FPGA了） 器件中的一部分。指的是在FPGA其他部分還在正常運行的情況下對其局部進行的重新配置。
2017-02-11 16:32:112622 Suite HLx 2017.1版中廣泛納入部分重配置技術，為有線和無線網絡、測試測量、航空航天與軍用、汽車以及數據中心等豐富應用，提供動態的現場升級優勢和更高的系統集成度。
2017-04-27 18:38:082782 
工作效率。通過FPGA 的多重配置可以有效地精簡控制結構的設計，同時可以用邏輯資源較少的FPGA 器件實現需要很大資源才能實現的程序。以Virtex5系列開發板和配置存儲器SPIFLASH為基礎，從硬件電路和軟件設計兩個方面對多重配置進行分析，給出了多
2017-10-12 17:57:0815 FPGA 動態局部重配置技術是近幾年才發展起來的一項新技術。這項技術可以使 FPGA運行時，通過 JTAG或 SelectMAP（ICAP）動態重配置部分區域，而不影響非重配置區域的正常工作
2017-10-18 16:38:594 SRAM不需要刷新電路即能保存它內部存儲的數據。而DRAM（Dynamic Random Access Memory）每隔一段時間，要刷新充電一次，否則內部的數據即會消失，因此SRAM具有較高的性能，功耗較小。
2017-11-03 16:11:1211256 視頻、影像和電信市場的標準推動了異構可重配置DSP硬件平臺的使用。在本文中這些平臺包括DSP處理器和FPGA，它們提供的現成硬件解決方案可以解決視頻、影像和電信設計中的重大難題，同時又不失差異化
2017-11-06 13:59:422 ：不存在時延，這種方法基本不占用資源（在FPGA上占用的查找表不足300個），而且設計人員可以優化部分重配置的時序。
2017-11-22 17:08:561492 的應用。在主流的FPGA中，絕大多數都采用了SRAM來存放配置數據，稱為SRAM FPGA。這種FPGA的突出優點是可以進行多次配置。通過給FPGA加載不同的配置數據，即可令其實現不同的邏輯功能．FPGA這種可重配置的能力將給數字系統的設計帶來很大的方便。
2018-07-18 12:50:002407 
針對虛擬網絡映射中能耗過高、接收率偏低和負載不夠均衡等問題，提出一種基于虛擬資源整合的綜合性重配置算法-HEAR算法。該重配置算法分為兩個階段：節點重配置階段優先將映射虛擬節點最少的物理節點上的虛擬
2017-12-20 11:31:580 如何在 Arria 10 中實現 I/O 鎖相環 (PLL) 重配置
2018-06-20 00:57:003438 
賽靈思公司（Xilinx）宣布，在2016全球超算大會（SC 16）上宣布推出一套全新的技術——賽靈思可重配置加速堆棧方案，旨在幫助全球最大的云端服務供應商們快速開發和部署加速平臺。專門針對
2018-07-31 09:08:00731 Xilinx 公司Virtex5 系列的FPGA 具有多重配置的特性，允許用戶在不掉電重啟的情況下，根據不同時刻的需求，可以從FLASH 中貯存的多個比特文件選擇加載其中的一個，實現系統功能的變換。
2018-12-04 08:37:004654 
存儲配置數據。配置數據決定了PLD內部互連和功能，改變配置數據，也就改變了器件的邏輯功能。SRAM編程時間短，為系統動態改變PLD的邏輯功能創造了條件。但由于SRAM的數據易失的，配置數據必須保存在PLD器件以外的非易失存儲器內，才能實現在線可重配置(ICR)。
2020-01-15 07:57:002612 
結合對FPGA重配置方案的軟硬件設計，本文通過PC機并通過總線(如PCI總線)將配置數據流下載到硬件功能模塊的有關配置芯片，從而完成配置FPGA的全過程。該方法的軟件部分基于Visual C++的開發環境，并用C++語言開發動態連接庫，以用于軟件設計應用程序部分的調用。
2018-12-30 09:26:002425 
由于大規模高密度可編程邏輯器件多采用SRAM工藝，要求每次上電，對FPGA器件進行重配置，這就使得可以通過監視配置的位數據流，進行克隆設計。因此，在關鍵、核心設備中，必須采用加密技術保護設計者的知識產權。
2018-11-20 09:28:411967 
本視頻介紹了UltraScale +芯片的部分重配置功能，展示了Vivado Design Suite中部分重配置的新功能，并介紹了對部分重配置的更廣泛的訪問權限
2018-11-20 06:25:003831 關鍵詞：PLD , SRAM , 可重配置電路 由于SRAM的可重配置PLD（可編程邏輯器件）的出現，為系統設計者動態改變運行電路中PLD的邏輯功能創造了條件。PLD使用SRAM單元來保存字的配置
2019-02-23 14:30:01675 
All Programmable 技術和器件的全球領先企業賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）宣布，將在 2016 全球超算大會（SC16） 上發布并展示其專門針對云應用的可重配置加速方案。
2019-08-01 16:22:441565 在當今變化的市場環境中，產品是否便于現場升級、便于靈活使用，已成為產品進入市場的關鍵因素。而基于 SRAM結構的 FPGA器件的出現，為系統設計者動態改變運行電路中的邏輯功能創造了條件，也為現場升級
2020-08-19 16:26:141803 
SRAM是隨機存取存儲器的一種。所謂的靜態是指這種存儲器只要保持通電，里面儲存的數據就可以恒常保持。SRAM不需要刷新電路即能保存它內部存儲的數據，因此SRAM具有較高的性能。 SRAM的速度快
2020-09-19 11:42:256553 TD-LTE SRS帶寬重配置導致掉話率高案例說明。
2021-03-25 09:51:3320 Partial Reconfiguration（部分重配置）在現在的FPGA應用中越來越常見，我們這次的教程以Project模式為例來說明部分重配置的操作過程。
2021-07-05 15:28:243140 
星載嵌入式處理器軟件在軌重配置技術研究(嵌入式開發培訓費用)-該文檔為星載嵌入式處理器軟件在軌重配置技術研究總結文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
2021-07-30 17:07:5911 一般情況下，要重新配置一個FPGA需要使其處于復位狀態，并通過外部控制器重新加載一個新設計到器件中。而局部重配置技術允許在FPGA內部或外部的控制器在加載一個局部設計到一個可重配置模塊中時
2023-03-17 14:03:391508 除通過外部多功能IO來選擇之外，易靈思通過內部重配置實現遠程更新操作也非常簡單。
2023-05-30 09:24:32712 
單元存儲配置數據。配置數據決定了PLD內部互連和功能，改變配置數據，也就改變了器件的邏輯功能。SRAM編程時間短，為系統動態改變PLD的邏輯功能創造了條件。但由于SRAM的數據易失的，配置數據必須保存在PLD器件以外的非易失 存儲器 內，才能實現在線可重配置(
2023-05-30 11:00:01434 存儲配置數據。配置數據決定了PLD內部互連和功能，改變配置數據，也就改變了器件的邏輯功能。SRAM編程時間短，為系統動態改變PLD的邏輯功能創造了條件。但由于SRAM的數據易失的，配置數據必須保存在PLD器件以外的非易失存儲器內，才能實現在線可重配置(ICR)。
2023-05-30 10:59:00449 
SRAM (Static Random Access Memory)是一種高速、隨機訪問的存儲器，它以其快速的讀寫操作和不需要刷新的特點而受到廣泛使用。本文將詳細介紹SRAM的讀寫電路
2023-12-18 11:22:39501
正在加载...
電子發燒友App
工商網監
評論