摘要： 從整個應用系統的角度，理解和分析PLD內部鎖相環；在此基礎上，深入剖析鎖相環的相移結構，同時用這個技術解決系統設計難題。

關鍵詞： PLD 內嵌鎖相環 FIFO XBUS

引言

微電子技術的發展趨勢是片上系統（SoC），也就是在一塊芯片上實現整個系統，包括模擬部分和數字部分。作為IC產業中重要的一個分支，可編程邏輯器件（PLD）也在努力向這個方向發展。無論是Xilinx還是Altera，它們最新的PLD產品中都集成了諸如PCI接口、乘法器、MCU核以及DSP核等部件，有的甚至集成了完整的微處理器。例如，Xlinux的Vietex2-Pro系列就是集成了PowerPC微處理器。

鎖相環技術是模擬集成電路設計中一個重要的研究方向。但是，現在中高檔的可編程邏輯器件一般都集成有片內的鎖相環（如Xilinx的Spartan2系列，Altera的Cyclone系列）。鎖相環一端連接外部全局時鐘或者全局控制信號，另一端連接可編程邏輯器件內部專門的布線網絡，可以最大程度地減少全局時鐘信號到片內各個部分的布線延遲，有效地消除了時鐘偏移而帶一的各種問題。同時，鎖相環一般都提供了倍頻、分頻、相移三個功能。

1 應用背景介紹

本文用FPGA實現FIFO，連接PCI與TI的TMS320C6204的擴展總線，與DSP傳輸數據的時鐘達到100MHz。由于DSP的接口對于時鐘和信號的要求很苛刻，所以下面具體分析核心的DSP的XBUS時序。

DSP的擴展總線（XBUS）是一個32位寬的總線，支持與異步外設、異步/同步FIFO、PCI橋以及外部主控處理器等的接口。它同時提供一個靈活的總線仲裁機制，可以內部進行仲裁，也可以由外部邏輯完成。

本文中使用XBUS的同步FIFO接口。如果是要讀取FIFO，首先FIFO要通過中斷信號XINT0來通知XBUS數據已經準備好，然后XBＵＳ響應ＸＣＥ０、ＸＲＥ、ＸＯＥ有效，就開始讀?。疲桑疲现械臄祿xＦＩＦＯ的時序如圖１所示；如果是要寫ＦＩＦＯ，ＦＩＦＯ通過ＸＩＮＴ１申請ＸＢＵＳ，然后ＸＢＵＳ響應ＸＣＥ１、ＸＷＥ有效，開始一個寫ＦＩＦＯ的ＤＭＡ傳輸過程，寫ＦＩＦＯ的時序如圖２所示。

通過分析ＸＢＵＳ讀寫ＦＩＦＯ的時序關系可以看出，在FIFO實現的過程中需要注意以下幾個地方：

①XBUS工作時鐘是100MHz，對于大部分的FPGA來說是一個比較高的頻率。而且，由于讀出的數據要求一定的建立時間（setup time）和保持時間（hold time），這就對內部邏輯的設計提出了較高的要求。

②讀FIFO時，必須在使能信號有效之后的第二個時鐘周期就把數據輸出。對于FIFO內部的雙端口RAM來說，這個實現起來不一定能滿足要求（有很多RAM是在使能信號只有的3～5個時鐘周期才輸出數據的）。這樣，通用FIFO中就要考慮產生預讀邏輯來產生數據，以滿足XBUS嚴格的時序要求。

③XBUS的使能信號XCE0/XCE1/XRE/XOE/XWE的變化時間范圍是在時鐘有效之后的1～7ns，考慮到FPGA內部的組合邏輯延時和布線延時，這樣對有效信號的鎖定可能是不穩定的。這就為邏輯設計帶來了很大的難度。

2 鎖相環的相移功能

系統時鐘是100MHz，為了獲得更好的布線效果和系統性能，時鐘信號必須經過鎖相環到達全局時鐘布線網絡。同時，鎖相環還可以提供多個時鐘相移的信號，同樣可以連接到全局布線網絡來驅動片的時鐘信號。以Xilinx公司的SPARTAN2系列芯片為例（Altera的Cyclone或者更高級別的系列也提供了類似的鎖相環），使用片內鎖相環進行時鐘相移的示意如圖3所示。

相移以后的時鐘對于系統設計有很大的用處。本文利用了相移以后的時鐘解決了系統設計中的兩個難點，取得了令人滿意的效果：

①用PLL解決使能信號漂移的難題；

②使用PLL滿足TI的TMS320C62XX系列DSP中XBUS的建立、保持時間要求。

3 使用PLL解決使能信號漂移的難題

由于DSP的XBUS響應FIFO的中斷XINT0時，需要回復XRF、XCE0、XOE三個信號。只有三個同時有效時，才可以讀FIFO，所以讀使能信號RDEN=not(XCE0 or XRE or XOE)；XBUS回復FIFO中斷信號XINT1時，需要回復XWE和XCE1兩個信號。只有兩個信號時有效才可以寫FIFO，所以WREN=not(XCE1 or XWE)。

RDEN或者WREN都是由FPGA內部組合邏輯產生的，在FPGA內部組合邏輯的物理延時（tc）為3～5ns?？紤]到XBUS的使能信號本身相對于時鐘上升沿（td）就有1～7ns，所以使能信號有效相對時鐘上升沿來說可能的變化范圍為4～12ns，如圖4所示。

圖3中，系統經過鎖相環的相移，驅動FPGA內部邏輯的時鐘。相對于XCLK來說，如果XBUS的回應信號的延時為1ns(圖4中實線所示部分)，則RDEN經過組合邏輯延遲，變為高有效的時候，可以在時鐘的第一個上升沿采樣到（圖4中實線所示）；如果XBUS的回應信號延時為7ns（圖4中虛線所示），則RDEN經過組合邏輯延遲以后，只能在第二個時鐘的上升延才能采樣到高有效信號。

顯而易見，XBUS信號延遲的變化范圍太大，造成了系統設計的不穩定性。要解決這個問題，通過邏輯優化是沒有辦法來進行的。因為產生使能信號的那一級組合邏輯本身的延遲是無法改變的。

本文靈活地運用了FPGA內部鎖相環的移相功能，巧妙地解決了信號XCLK_Shift相對于XCLK的相移問題。而且，經過這個相移以后的時鐘信號，無論XBUS使能信號怎么在1～7ns內發生變化，都可以保證在XCLK_Shift的第二個時鐘周期采樣到高有效信號。這樣就確定了穩定的邏輯關系，為可靠穩定的設計奠定了基礎。

4 使用PLL滿足XBUS的建立、保持時間要求

如圖1中所示，FIFO中數據輸出時需要滿足一定的建立和保持時間（圖1中為時間5和時間6）。但是，時鐘信號XCLK輸入FPGA的時候需要首先經過IOB（輸入輸出模塊），然后才能連接到鎖相環部分進入全局時鐘網絡。采用同步輸出的時候，輸出數據也要經過IOB才可以輸出。IOB本身的延時就很容易導致無法確保正確的建立和保持時間，滿足不了XBUS的要求，如圖5所示。

為了解決這個問題，同樣可以采用鎖相環進行時鐘相位偏移來彌補通過IOB引起的時鐘相位偏移。這樣，數據端的輸出只要相對于經過偏移的時鐘信號滿足建立保持時間，那么，就可以滿足原始時鐘信號的要求（如圖5中虛線所示）。

5 結論

通過合理的使用FPGA內部的鎖相環，本文在不改動原有邏輯設計和代碼的情況下，巧妙地解決了高速DSP擴展總線XBUS與FIFO的接口問題。為系統和邏輯設計解決了可能遇到的幾個難點，為進一步的研究和開發提供了一種解決問題的新方法和思路。