基于CPLD的鍵盤控制器設計

由于CPLD的可再編程性質，可以將同一裝置用于不同的鍵盤和產品，而收到高產量、低成本的效果，同時也節約了單片機的資源以做它用。可再編程的特點輔之簡便易用的設計工具，使設計可以進行晚期更改，提高了產品設計的靈活性，降低了風險。在單片機應用系統中，利用鍵盤接口輸入數據，是實現現場實時調試、數據調整和各種參數設置最常用的方法。單片機的外圍鍵盤擴展電路有多種實現方式，例如直接利用單片機的I／O接口，或者采用8255A接口芯片，就可以實現外圍鍵盤的擴展功能。但是，在這些方法中，鍵盤擴展電路需要占用單片機的資源對按鍵進行監控和處理，這對要求高實時性處理的單片機系統是不容易實現的。為了解決這一問題，可以使用專用鍵盤接口芯片來擴展鍵盤子系統。但是這類專用鍵盤接口芯片在使用靈活性方面尚有欠缺，尤其當用戶需要實現某些特定功能時，其缺點更為明顯。針對上述問題，在此提出一種基于Lattice公司LC4128V的4×4鍵盤接口芯片設計。采用的軟件開發環境是IspLEVER。

l 開發環境介紹
??? IspLEVER是Lattice公司最新推出的一套EDA軟件。設計輸入可采用原理圖、硬件描述語言、混合輸入3種方式，它能對所設計的數字電子系統進行功能仿真和時序仿真。編譯器是此軟件的核心，能進行邏輯優化，將邏輯映射到器件中去，自動完成布局與布線，并生成編程所需要的熔絲圖文件。軟件中的Constraints Editor工具允許經由一個圖形用戶接口選擇I／O設置和引腳分配。lspLEVER軟件提供給開發者一個簡單而有力的工具，用于設計所有Lattice可編程邏輯產品。

2 鍵盤控制器設計
2．1 基于LC4128V的4×4鍵盤控制器設計
??? 圖1給出基于Lattice公司的可編程邏輯器件LC4128V的4×4鍵盤控制器(KEYPADcTL)設計。

根據鍵盤的掃描原理，鍵盤控制器的輸出引腳R1～R4(行掃描線)依次循環輸出低電平，并將相應的鍵盤行置低。當有按鍵按下時，相應的輸入c1～c4(列回復線)也被置低。然后根據行和列的低電平對應關系就可以通過編碼確定按下的鍵值。輸出K0～K3就是最終等待單片機讀取的鍵值。INT輸出單片機的中斷信號，通知單片機來讀取鍵值。CLK是控制器的時鐘信號，cLR是控制器的清零復位信號。
2．2 內部原理圖及其主要部分的工作原理
??? 鍵盤控制器內部由鍵盤掃描電路、編碼器電路、鍵盤去抖動電路、分頻器電路、計數器電路和鍵值鎖存器組成，如圖2所示。

(1)鍵盤掃描電路是一個能自啟動到所需要狀態的狀態機，當系統上電并同時輸入一個有效的復位清零信號CLR后，掃描電路輸出端R1～R4(L1～L4)則依次按照設計要求循環輸出以下掃描電平1110，1101，1011，0111。L1～L4作為編碼器的輸入，通過與列回復線(C1～C4)的對應關系參與編碼。然而R1～R4是將L1～L4加上高電平使能三態門輸出的鍵盤行掃描線。將行掃描線加上三態門輸出，是為了防止當一列上的2個或更多按鍵被同時按下時，將使LC4128V的引腳高低電平短接，如果這種情況發生，不但影響鍵盤控制器的準確性，更嚴重的是會燒壞可編程邏輯器件LC4128V，所以該控制器通過三態門輸出行掃描線。三態門的使能信號就是其通過的信號取反，這樣輸出的高電平將為高阻狀態。通過對鍵盤的行線分別接個上拉電阻便可得到與L1～L4一樣的輸出信號。

通過這樣的處理既滿足設計的需要，又起到對器件保護的作用。EN是掃描電路的使能輸入端，高電平有效。它通過去抖動后的列回復線相與得到。當有按鍵按下時，相應的列線將被置低。相與的結果為低，這使掃描電路停止掃描，等待控制器對掃描結果進行處理，得到相應的鍵值送入鍵值鎖存器，等待單片機讀取。這樣做的好處是可防止控制器漏掉按鍵的讀取。根據調試得知，鍵盤掃描時鐘信號最好是去抖電路時鐘的四分頻以上。所以CLK是通過對去抖電路的時鐘進行分頻得到的。圖3給出實現掃描電路的具體原理圖。

(2)該設計中采用4×4的鍵盤，有16個按鍵狀態，再加上一個沒有鍵按下的狀態共有17個狀態，而4位二進制數只能表示16個狀態。為了解決這個問題，將R4和L4或非后再與計數器產生的中斷信號相或，產生一個單片機中斷。當按下最后一個鍵時，鍵盤控制器便產生1個中斷，讓單片機來讀取這個按鍵值0000(在沒有鍵按下時也是這個狀態)，從而區分了無按鍵狀態和最后一個按鍵按下的狀態。這樣在編碼的時候只需考慮前15個鍵的狀態信息。最終可用4位二進制數表示所有按鍵狀態。圖4給出實現編碼器的具體原理圖。

?(3)鍵盤去抖動電路主要由2個DQ觸發器和1個基本RS觸發器組成。當有鍵按下時，理想情況下相應的列線應該是一直保持低電平。
??? 但是實際應用中不可避免地產生抖動，此時列回復線將發生長短不等的高電平跳躍現象。鍵盤去抖電路就是去除這樣抖動的高電平對按鍵鍵值檢測帶來的干擾。為了消除這樣的干擾，去抖電路采用兩級延時策略。
??? 只要抖動的高電平持續時間在去抖電路的2個時鐘周期之內，這種抖動是不會被引進編碼電路的。鍵盤去抖電路的具體原理圖實現如圖5所示。

3 仿真實驗及分析
3．1 掃描電路的輸出仿真波形
??? 鍵盤控制器掃描電路的輸出仿真波形如圖6所示。在圖6中掃描電路的輸出端依次循環輸出低電平來掃描鍵盤的每一行，圖中L1～L4是沒有加三態門的掃描器輸出，其作為編碼電路的輸入，R1～R4是加三態門的輸出波形，從圖3中可以看出當L1～L4的輸出是高電平時，R1～R4的輸出狀態是高阻。

當同一列上的2個按鍵同時按下時，就可以避免在可編程邏輯器件LC4128V的兩個引腳上發生高低電平短接的非法情況。
3．2 編碼器的仿真波形
??? 編碼器的仿真波形如圖7所示。

?在圖7中，當鍵盤的第一行掃描電平為低時，根據4×4鍵盤的掃描原理，只有當第一列的第一個鍵被按下時，C1才能為低。相應的編碼電路輸出K3K2K1KO值為0001。只有當第二列的第一個鍵被按下時，C2才能為低，此時K3K2K1K0值為0010。同理，當C3，C4分別為低時，K3K2K1K0值依次為0011，0100。依此方式編碼便可得到前15個按鍵的鍵值，而第16個按鍵的鍵值就要通過R4和L4相或非后產生單片機中斷信號，通知單片機來讀取它的鍵值0000。
3．3去抖動電路的仿真波形
??? 去抖動電路的仿真波形如圖8所示。

在圖8中，當按鍵過程中發生抖動時，經過去抖動電路處理，DELYOUTl一直保持低電平。可見，抖動對鍵值的讀取并不產生影響。
3．4 鍵盤控制器的整體仿真波形
??? 鍵盤控制器的整體仿真波形如圖9所示。