?

　　14

　　憑借 KeyStone 架構、高級 C66x 內核以及新型 BCP 等高吞吐量加速器，TCI6618 與此前系列的 SoC 器件相比，可實現顯著的性能提升。圖 9 顯示了以圖 3 為基礎而生成的柱狀圖，闡述了 TCI6488 與 TCI6618 兩者之間在 DSP 周期方面的比較結果。運行條件仍然是 20 MHz 的 LTE、2X2 MIMO、150 Mbps 的下行吞吐量以及 75 Mbps 的上行吞吐量。

　　圖 9 - TCI6618 在 LTE 上的性能飛躍

?

　　我們從該圖中看到，大約有 90% 的 TCI6488 DSP 處理任務被移至協處理器，從而實現了數量級的改進!

　　圖 10 顯示了 LTE 下行處理 (PDSCH) 的詳細結構圖，其中使用協處理器承擔了幾乎 95% 的處理任務。

?

　　圖 10 - TCI6618 中的 PDSCH 處理

　　采用 TI 多標準基站 SoC 實現性能、效率與差異化的全面提升 2011 年 2 月

　　15

　　圖 11 顯示了 LTE 上行鏈路方框圖及相關的協處理，其中大約 90% 的處理均由硬件加速器負責。

?

　　圖 11 - TCI6618 中的 PUSCH 處理

　　這些圖清晰地表明，BCP 可顯著提高 LTE 的性能。由于所有比特率處理均被自動路由到 BCP，因而可大大簡化軟件設計并降低時延。在這樣的數據速率(150 Mbps 的下行/ 75 Mbps 的上行)下運行，處理時延還不足 70 微秒。

　　BCP 不僅可以為 LTE 實現上述優勢，而且也能為 WCDMA 分擔比特率處理任務。與針對碼片級擴頻/解擴的 RAC 與 TAC 結合使用，可實現 HSDPA 信道幾乎完全在硬件中處理。圖 12 顯示了 TCI6618 中的 HS-PDSCH 信號處理鏈。

　　圖 12 - TCI6618 中的 HSDPA HS-PDSCH 處理

?

　　16

　　TCI6618 能夠支持如下方案：具備 6 個使用 2x2 MIMO 的 HSDPA 單元，且每個單元的下行吞吐量為 42 Mbps。在該例中，有超過相當于 9 GHz 的 DSP處理任務被分配到專為 HS-PDSCH 信道設計的硬件中處理。

　　同樣，對于 WCDMA 上行信道處理，圖 13 顯示了 HSUPA E-DPDCH 處理的信號鏈與周期分布。

?

　　圖 13 - TCI6618 中的 HSUPA E-DPDCH 處理

　　結論 業界最佳的 TMS320TCI6618 與 TMS320TCI6616 SoC 經過精心設計，可支持無線數據的發展變革，以及從以語音為中心到以數據為中心的處理的演變過度。新的比特率協處理器 (BCP) 及 KeyStone 架構可為無線基站提供可實現最高性能的 SoC。集成定點與浮點功能的 C66x 內核能夠為市場上功能最強大的 DSP 提供系統所需的靈活性。TI 借助多年來在無線基站基礎局端領域積累的廣博的專業知識和豐富的系統和現場經驗成就了卓越的設計方法，能夠實現業界最可靠、最高級的解決方案。在基于協處理器實現的加速功能和在 DSP 內核中實現的靈活處理功能之間，TMS320C6618/6 架構實現了完美的平衡，不僅能夠為多樣化的基站市場實現所需的差異化功能，而且還能繼續幫助備選解決方案實現巨大的性能改進。